一种时钟信号占空比调节电路制造技术

本申请公开了一种时钟信号占空比调节电路，所述电路包括基本模块、调节模块和可选延迟模块，基本模块用于接入初始时钟信号和第一调节信号和第四调节信号以生成输出时钟信号；调节模块用于接入初始时钟信号、使能信号、第二时钟信号和第三调节信号，输出第一调节信号和第四调节信号以对基本模块接收的初始时钟信号进行占空比调节；可选延迟模块用于接入基本模块输出的第二时钟信号，以及根据控制信号进行信号通道选择，并对第二时钟信号进行延时运算后经所选择的信号通道输出第三调节信号并输入调节模块。本申请的时钟信号占空比调节电路架构简单、调节灵活，且能够满足多种占空比调节需求的时钟信号占空比调节电路。比调节需求的时钟信号占空比调节电路。比调节需求的时钟信号占空比调节电路。

【技术实现步骤摘要】
一种时钟信号占空比调节电路


[0001]本申请涉及占空比调节
，尤其涉及一种时钟信号占空比调节电路。

技术介绍

[0002]时钟占空比对低压高速存储电路的性能具有至关重要的影响，对于一个时钟信号而言，最理想的状态是50％的占空比，但是时钟信号在传输过程中，因驱动器结构或尺寸的不对称，会导致时钟信号上升沿与下降沿失配，从而使时钟信号的占空比在经过传输后发生失真，随着传输级数的递增，失真会愈发严重。
[0003]然而，现有的占空比调节电路抗电压、温度变化能力差，设计较为复杂，因此，需要提供一种简单而有效的时钟信号占空比调节电路。

技术实现思路

[0004]本申请提供了一种时钟信号占空比调节电路，以解决现有的占空比调节电路抗电压、温度变化能力差，设计较为复杂的技术问题，实现多种占空比调节需求，且电路结构简单、调节灵活。
[0005]为解决上述技术问题，第一方面，本申请提供了一种时钟信号占空比调节电路，包括基本模块、可选延迟模块和调节模块；
[0006]所述基本模块，用于接入初始时钟信号和所述调节模块输出的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟信号占空比调节电路，其特征在于，包括基本模块、可选延迟模块和调节模块；所述基本模块，用于接入初始时钟信号和所述调节模块输出的第一调节信号以进行与运算，生成第一时钟信号，并将所述第一时钟信号和所述调节模块输出的第四调节信号进行或非运算，生成第二时钟信号并输入所述调节模块和可选延迟模块，以及对所述第二时钟信号进行反向运算，生成输出时钟信号；所述调节模块，用于接入所述初始时钟信号和使能信号以进行与非运算和延时运算，生成第一调节信号并输入所述基本模块；以及接入所述使能信号以进行反向运算，生成第二调节信号，并对所述第二调节信号、所述基本模块输出的第二时钟信号和所述可选延迟模块输出的第三调节信号进行或非运算，生成第四调节信号并输入所述基本模块；所述可选延迟模块，用于接入第二时钟信号以进行延时运算，以及根据控制信号进行信号通道选择，生成第三调节信号并输入所述调节模块；所述初始时钟信号经所述基本模块输出第二时钟信号的第一时间小于所述初始时钟信号经所述调节模块输出第一调节信号的第二时间。2.如权利要求1所述的时钟信号占空比调节电路，其特征在于，所述可选延迟模块包括第二延时电路和选通电路；所述第二延时电路的输入端连接所述基本模块，所述第二延时电路的输出端连接所述选通电路的不同信号通道，所述选通电路的公共输出端连接所述调节模块，所述选通电路的信号控制端用于接入控制信号；所述选通电路，用于根据控制信号进行信号通道选择；所述第二延时电路，用于对所述第二时钟信号进行延时运算，并通过选通电路选择的信号通道，生成所述第三调节信号。3.如权利要求2所述的时钟信号占空比调节电路，其特征在于，所述调节模块包括两输入与非门、第一时延电路、第二反相器和三输入或非门；所述两输入与非门的两个输入端分别用于接入所述初始时钟信号和使能信号，所述两输入与非门的输出端连接所述第一延时电路的输入端，所述第一延时电路的输出端连接所述基本模块；所述两输入与非门和第一延时电路，依次用于对所述初始时钟信号和使能信号进行与非运算和延时运算，生成所述第一调节信号；所述第二反相器的输入端用于接入所述使能信号，所述第二...

【专利技术属性】
技术研发人员：刘湖云，郑君华，马亚奇，
申请(专利权)人：合芯科技有限公司，
类型：发明
国别省市：