一种浪涌保护电路及系统技术方案

本申请涉及浪涌保护技术领域，公开了一种浪涌保护电路及系统，浪涌保护电路包括第一电路和熔断器组；熔断器组和第一电路串联；第一电路包括瞬态抑制二极管组、压敏电阻和可控硅；瞬态抑制二极管组的一端连接第一电路的输入端；瞬态抑制二极管组的另一端连接可控硅的门极；压敏电阻的一端连接第一电路的输入端，压敏电阻的另一端连接可控硅的阳极；可控硅的阴极连接第一电路的输出端；浪涌保护电路用于在输入端产生正极浪涌或者在输出端产生负极浪涌时，瞬态抑制二极管组被击穿后向可控硅的门极提供触发信号，使可控硅导通并与压敏电阻形成泄流通道。由此，本申请可以有效实现浪涌保护且安全性高。保护且安全性高。保护且安全性高。

【技术实现步骤摘要】
一种浪涌保护电路及系统


[0001]本申请涉及浪涌保护
，尤其涉及一种浪涌保护电路及系统。

技术介绍

[0002]在电子设计中，浪涌包括电源(只是主要指电源)启停过程产生的开关过电压脉冲和雷电感应产生的脉冲，它有可能使信息设备的电路元件在浪涌侵入的一瞬间烧坏，如PN结、电容击穿、电阻烧断等等。而浪涌保护就是利用电压敏感元件对浪涌的高电压敏感特性设计的保护电路，简单而常用的也有并联电容和串联电感的滤波方式。
[0003]电源防护电路中，通常采用单一的MOV压敏电阻或者MOV压敏电阻与GDT放电管串联来防护，但是单一的MOV压敏电阻随着时间的增长会加速劣化降低使用寿命，MOV压敏电阻与GDT放电管串联虽然解决了MOV持续加压会加速老化与GDT在电源电路上续流的问题，但是这两种方案都有固有的残压值，而且该残压值比较高，随着电子技术的发展这种方案固有的残压值越来越不能满足现有产品的保护需求(残压值越低越好)。
[0004]另一方面，现有技术中也有采用包含瞬态电压抑制二极管和可控硅的保护电流来实现浪涌防护功能的，但是当浪涌触发后可控硅往往无法关断，会形成短路状态，不能自动关断可控硅。
[0005]总之，现有浪涌保护电路中由于存在残压高以及短路现象导致浪涌保护电路安全性低。

技术实现思路

[0006]有鉴于此，本申请实施例提供一种浪涌保护电路及系统，可以有效解决现有浪涌保护电路中由于存在残压高以及短路现象导致浪涌保护电路安全性低的问题。
[0007]第一方面，本申请实施例提供一种浪涌保护电路，所述浪涌保护电路包括第一电路和熔断器组；所述熔断器组和所述第一电路串联；所述第一电路包括瞬态抑制二极管组、压敏电阻和可控硅；
[0008]所述瞬态抑制二极管组的一端连接所述第一电路的输入端；所述瞬态抑制二极管组的另一端连接所述可控硅的门极；
[0009]所述压敏电阻的一端连接所述第一电路的输入端，所述压敏电阻的另一端连接所述可控硅的阳极；所述可控硅的阴极连接所述第一电路的输出端；
[0010]所述浪涌保护电路用于在输入端产生正极浪涌或者在输出端产生负极浪涌时，所述瞬态抑制二极管组被击穿后向所述可控硅的门极提供触发信号，使所述可控硅导通并与所述压敏电阻形成泄流通道。
[0011]在一些实施例中，所述浪涌保护电路还包括与所述第一电路并联连接的第二电路；所述第二电路与所述第一电路的结构相同；其中，所述第二电路中所述可控硅的阴极连接所述第一电路的输入端；所述可控硅的阳极通过所述压敏电阻连接所述第一电路的输出端；所述可控硅的门极通过所述瞬态抑制二极管组连接所述第一电路的输出端；
[0012]所述浪涌保护电路用于在输入浪涌时，使所述第一电路中的可控硅处于截止状态，所述第二电路中的可控硅导通并与对应连接的压敏电阻形成泄流通道；
[0013]或者，使所述第二电路中的可控硅处于截止状态，所述第一电路中的可控硅导通并与对应连接的压敏电阻形成泄流通道。
[0014]在一些实施例中，所述第一电路还包括分流电阻；所述瞬态抑制二极管组的另一端还连接所述分流电阻，所述分流电阻的另一端连接所述第一电路的输出端。
[0015]在一些实施例中，所述浪涌保护电路还包括限流电阻；所述瞬态抑制二极管组的另一端通过所述限流电阻连接所述可控硅的门极。
[0016]在一些实施例中，所述瞬态抑制二极管组包括N个串联设置的瞬态抑制二极管，N＞0；
[0017]其中，N的数量依据以下条件设定：N个所述瞬态抑制二极管的导通击穿电压之和大于电路工作电压峰值电压，且导通后满足所述可控硅的触发电流信号。
[0018]在一些实施例中，所述瞬态抑制二极管采用双向瞬态抑制二极管。
[0019]在一些实施例中，所述熔断器组包括第一熔断器和第二熔断器；所述第一熔断器和第二熔断器分别串设在所述浪涌保护电路的两端。
[0020]在一些实施例中，所述压敏电阻的压敏电压低于工频工作电压，所述压敏电阻在工频工作电压下的电流小于所述可控硅的维持电流。
[0021]第二方面，本申请实施例提供一种浪涌保护系统，包括：至少一个如本申请的一种浪涌保护电路；
[0022]当接入单相两线制电路时，第一浪涌保护电路用于连接在火线和零线之间；
[0023]当接入单相三线制电路时，第一浪涌保护电路用于连接在火线连接端和零线连接端之间；第二浪涌保护电路用于连接在火线连接端和地线连接端之间，第三浪涌保护电路用于连接在地线连接端和零线连接端之间。
[0024]本申请的实施例具有如下有益效果：
[0025]所述浪涌保护电路一端传导入浪涌信号时，所述瞬态抑制二极管组被击穿，然后给所述可控硅的门极提供触发信号，所述可控硅处于正向导通状态，所述压敏电阻和所述可控硅的导通成为正向泄流主通道，从而钳位所述浪涌保护电路两端的电压，形成较好的保护效果，浪涌信号过后压敏电阻在工频下电流低于所述可控硅的维持电流，从而自动关断所述可控硅,所述可控硅截止，所述压敏电阻恢复高阻状态。由此，本专利技术浪涌防护效果好残压低且安全性高。
[0026]本申请中采用压敏电阻与可控硅串联可以利用压敏电阻在一定电压下电流小于可控硅的维持电流自动关断可控硅，不仅可以避免可控硅在电路中导通后的短路状态提高安全性，而且所述可控硅的自动关断功能可应用在工作电流大于维持电流的电路上，不再受电路工作电流大小的影响，提高了本申请浪涌保护电路的适用性。
附图说明
[0027]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这
些附图获得其他相关的附图。
[0028]图1示出了本申请实施例一种浪涌保护电路的第一电路示意图；
[0029]图2示出了本申请实施例一种浪涌保护电路的第二电路示意图；
[0030]图3示出了本申请实施例一种浪涌保护电路的第三电路示意图；
[0031]图4示出了本申请实施例一种浪涌保护电路在浪涌冲击时的残压波形示意图；
[0032]图5示出了本申请实施例中压敏电阻在不同工作电压下对应的残压值的对比示意图；
[0033]图6示出了本申请实施例一种浪涌保护系统的一种电路图。
[0034]主要元件符号说明：
[0035]110
‑
第一电路；120
‑
熔断器组；130
‑
第二电路。
具体实施方式
[0036]下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
[0037]通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浪涌保护电路，其特征在于，所述浪涌保护电路包括第一电路和熔断器组；所述熔断器组和所述第一电路串联；所述第一电路包括瞬态抑制二极管组、压敏电阻和可控硅；所述瞬态抑制二极管组的一端连接所述第一电路的输入端；所述瞬态抑制二极管组的另一端连接所述可控硅的门极；所述压敏电阻的一端连接所述第一电路的输入端，所述压敏电阻的另一端连接所述可控硅的阳极；所述可控硅的阴极连接所述第一电路的输出端；所述浪涌保护电路用于在输入端产生正极浪涌或者在输出端产生负极浪涌时，所述瞬态抑制二极管组被击穿后向所述可控硅的门极提供触发信号，使所述可控硅导通并与所述压敏电阻形成泄流通道。2.根据权利要求1所述的浪涌保护电路，其特征在于，所述浪涌保护电路还包括与所述第一电路并联连接的第二电路；所述第二电路与所述第一电路的结构相同；其中，所述第二电路中所述可控硅的阴极连接所述第一电路的输入端；所述可控硅的阳极通过所述压敏电阻连接所述第一电路的输出端；所述可控硅的门极通过所述瞬态抑制二极管组连接所述第一电路的输出端；所述浪涌保护电路用于在输入浪涌时，使所述第一电路中的可控硅处于截止状态，所述第二电路中的可控硅导通并与对应连接的压敏电阻形成泄流通道；或者，使所述第二电路中的可控硅处于截止状态，所述第一电路中的可控硅导通并与对应连接的压敏电阻形成泄流通道。3.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一电路还包括分流电阻；所述瞬态抑制二极管组的另一...

【专利技术属性】
技术研发人员：沈能武，王炎林，
申请(专利权)人：深圳市瑞隆源电子有限公司，
类型：发明
国别省市：