一种降低碳化硅外延缺陷阻障层生长控制方法技术

本发明专利技术公开了一种降低碳化硅外延缺陷阻障层生长控制方法，涉及碳化硅外延缓冲层的结构设计技术领域，包含碳化硅外延层、碳化硅衬底，在碳化硅外延层、碳化硅衬底之间加入复合式的碳化硅缺陷阻障层，用于使晶体产生晶格扭曲位移改变了衬底垂直型位错的伯格向量，减低了垂直型位错往上延伸至外延层的驱动力，并透过调控高浓度氮掺杂缺陷阻障层的浓度与掺杂调变碳化硅层堆叠的层数，降低因垂直型位错造成的外延表面与内部堆叠错位的缺陷密度，提高外延层质量，在后续的器件应用上，减少因缺陷所导致的器件不良率，进而提供器件产品的稳定度与性能表现。度与性能表现。度与性能表现。

【技术实现步骤摘要】
一种降低碳化硅外延缺陷阻障层生长控制方法


[0001]本专利技术涉及一种碳化硅外延缓冲层的结构设计
，具体涉及一种降低碳化硅外延缺陷阻障层生长控制方法。

技术介绍

[0002]现有技术所生产的碳化硅外延层，其结构都是在碳化硅衬底上堆叠一层固定浓度缓冲层，根据耐压的设计接着在缓冲层上生长不同厚度与参杂浓度的外延。
[0003]现今的工艺水平来说碳化硅外延层的厚度、浓度与表面缺陷的数量会影响器件电气特性，导致碳化硅器件良率有所损失。 目前外延技术只能控制表面尺寸较大 (如三角缺陷、胡萝卜缺陷，直线缺陷与彗星缺陷等)的致命(killer)缺陷密度大约是1/cm2，表面微坑洞(micro
‑
pits)的数量高达每片5000颗以上。
[0004]碳化硅外延生长技术目前主流为采用化学气相沉积法(CVD)进行碳化硅同质外延生长工艺，承载气体为氢气，硅甲烷(SiH4)与丙烷(C3H8)作為碳化硅的前驱反应原料。进一步说明碳化硅外延过程中化学反应的示意图(图1)，其中硅甲烷与丙烷在高温裂解后(外延温度为1650摄氏度)再结合成碳化硅。目前主流的碳化硅衬底倾斜角为4度或8度，目的为提高碳化硅的沉积效率。
[0005]与传统的硅衬底材料相比，碳化硅衬底存在着大量的晶体缺陷(103~104/cm2)，因此现有的碳化硅外延生长工艺需要大幅降低漂移层的缺陷密度以达到功率器件所需的晶体质量。 现有的碳化硅外延缓冲层生长工艺需要生长较厚(5~10微米)的高掺氮>1E18/cm3n
>‑
型碳化硅外延层，才能将基面错位(BPD)与堆朵层错位缺陷(SF)转换且抑制于缓冲层中以提高漂移层的外延質量并且保证碳化硅功率器件電器特性，就長期第三代碳化硅半导体材料發展而言低缺陷密度的的外延晶片為高功率器件製作不可缺少的一部分，但是长时间高厚度的高掺氮外延层生长会导致碳化硅晶体内部应力的变化导致漂移层浓度控制能力与均匀性变差。
[0006]现有外延技术着重于提高碳化硅外延层厚度和参杂浓度的均匀性，在缓冲层的设计上并无法大幅降低表面大型缺陷的数量，且没提出有效降低外延层内部堆叠缺陷的方法。
[0007]现今碳化硅衬底中存在了大量的晶体缺陷如螺旋位错(TSD)其密度大约200个/cm2, 基平面位错(BPD)，其密度大约1000个/cm2，刃位错 (TED)其密度大约3000个/cm2，其中又以TSD与BPD对于外延缺陷与器件性能影响甚巨。

技术实现思路

[0008]本专利技术所要解决的技术问题是针对
技术介绍
的不足提供一种降低碳化硅外延缺陷阻障层生长控制方法，其能同时降低表面致命缺陷与表面微坑洞的缺陷密度，生产出高质量的碳化硅外延层。
[0009]本专利技术为解决上述技术问题采用以下技术方案：
一种降低碳化硅外延缺陷阻障层生长控制方法，包含碳化硅外延层、碳化硅衬底，在碳化硅外延层、碳化硅衬底之间加入复合式的碳化硅缺陷阻障层，用于使晶体产生晶格扭曲位移改变了衬底垂直型位错的伯格向量，减低了垂直型位错往上延伸至外延层的驱动力，并透过调控高浓度氮掺杂缺陷阻障层的浓度与掺杂调变碳化硅层堆叠的层数，降低因垂直型位错造成的外延表面与内部堆叠错位的缺陷密度；所述复合式的碳化硅缺陷阻障结构包含碳化硅缓冲层和高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层，以及加在碳化硅缓冲层和高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层之间的不同掺杂浓度交互堆叠的N层掺杂调变缺陷阻障结构。
[0010]作为本专利技术一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案，所述N层掺杂调变缺陷阻障结构包含N组超高掺氮(n++
‑
SiC）碳化硅外延层n1和（n
‑
SiC）n型碳化硅外延层n2。
[0011]作为本专利技术一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案，具体包含如下步骤：步骤1，在n型的碳化硅衬底上，在较高温度和碳硅比介于1.2~1.0条件下，成长第一层，高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层（102）；步骤2，掺杂调变缺陷阻障结构（10a）位于高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层（102）上方且成长温度拉高至1680~1700摄氏度，其结构为两层氮掺杂浓度不同的碳化硅材料互相交叠成长数对；步骤3，在掺杂调变缺陷阻障结构（10a）上成长厚度介于0.5~2um氮掺杂浓度介1
‑
2E18/cm3碳化硅缓冲层（105），搭配碳硅比例1~0.9，并将长速拉高到1.3~1.5倍；步骤4，在碳化硅外延层（106）部分，在成长温度降至低于1620摄氏度，且碳硅比例1.0~1.9的成长条件下所成长的外延层。
[0012]作为本专利技术一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案，至少包括一层以上的高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层、二层以上的掺杂调变缺陷阻障结构相互堆叠 、一层以上的碳化硅缓冲层。
[0013]作为本专利技术一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案，高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层的氮掺杂浓度大于碳化硅衬底的氮掺杂浓度；高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层的厚度>0.5um；超高掺氮(n++
‑
SiC）碳化硅外延层n1的氮掺杂浓度高于高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层的氮掺杂浓度；（n
‑
SiC）n型碳化硅外延层n2的氮浓度低于碳化硅缓冲层的氮浓度。
[0014]作为本专利技术一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案，所述碳化硅缓冲层(105)的氮掺杂浓度介于1E18/cm3~2E18/cm3；厚度介于 0.5~ 4 um。
[0015]作为本专利技术一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案，所述高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层氮掺杂浓度大于4E18/cm3，小于7E18/cm3；所述高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层的厚度介于 0.5~ 4 um；所述超高掺氮(n++
‑
SiC）碳化硅外延层n1与（n
‑
SiC）n型碳化硅外延层n2, 每层厚度介于 0.1~0.5 um；所述超高掺氮(n++
‑
SiC）碳化硅外延层n1（103）的氮掺杂浓度介于7E18/cm3~
1E19/cm3；所述（n
‑
SiC）n型碳化硅外延层n2（104）的氮掺杂浓度介于7E17/cm3~1E18/cm3。
[0016]本专利技术采用以上技术方案与现有技术相比，具有以下技术效果：1、本专利技术一种降低碳化硅外延缺陷阻障层生长控制方法，在于加入不同掺杂浓度交互堆叠的掺杂调变缺陷阻障结构生长，缺陷阻障层的生长使晶体应力产生晶格扭曲位移改本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低碳化硅外延缺陷阻障层生长控制方法，包含碳化硅外延层（106）、碳化硅衬底（101），其特征在于：在碳化硅外延层（106）、碳化硅衬底（101）之间加入复合式的碳化硅缺陷阻障层（10b），用于使晶体产生晶格扭曲位移改变了衬底垂直型位错的伯格向量，减低了垂直型位错往上延伸至外延层的驱动力，并透过调控高浓度氮掺杂缺陷阻障层的浓度与掺杂调变碳化硅层堆叠的层数，降低因垂直型位错造成的外延表面与内部堆叠错位的缺陷密度；所述复合式的碳化硅缺陷阻障结构（10b）包含碳化硅缓冲层（105）和高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层（102），以及加在碳化硅缓冲层（105）和高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层（102）之间的不同掺杂浓度交互堆叠的N层掺杂调变缺陷阻障结构（10a）。2.根据权利要求1所述的一种降低碳化硅外延缺陷阻障层生长控制方法，其特征在于：所述N层掺杂调变缺陷阻障结构（10a）包含N组超高掺氮(n++
‑
SiC）碳化硅外延层n1（103）和（n
‑
SiC）n型碳化硅外延层n2（104）。3.根据权利要求1所述的一种降低碳化硅外延缺陷阻障层生长控制方法，其特征在于：具体包含如下步骤：步骤1，在n型的碳化硅衬底上，在较高温度和碳硅比介于1.2~1.0条件下，成长第一层，高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层（102）；步骤2，掺杂调变缺陷阻障结构（10a）位于高掺氮(n+
ꢀ‑
SiC)碳化硅基底外延层（102）上方且成长温度拉高至1680~1700摄氏度，其结构为两层氮掺杂浓度不同的碳化硅材料互相交叠成长数对；步骤3，在掺杂调变缺陷阻障结构（10a）上成长厚度介于0.5~2um氮掺杂浓度介1
‑
2E18/cm3碳化硅缓冲层（105），搭配碳硅比例1~0.9，并将长速拉高到1.3~1.5倍；步骤4，在碳化硅外延层（106）部分，在成长温度降至低于1620摄氏度，且碳硅比例1.0~1.9的成长条件下所成长的外延层。4.根据权利要求1所述的...

【专利技术属性】
技术研发人员：胡智威，蔡清富，蔡长祐，陈威佑，
申请(专利权)人：南京百识电子科技有限公司，
类型：发明
国别省市：