碳化硅半导体结构的制作方法和碳化硅半导体结构技术

本发明专利技术提供了一种碳化硅半导体结构的制作方法和碳化硅半导体结构，该方法包括：提供第一基底层，其中，第一基底层的材料为碳化硅；对第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除第一氧化层，得到第二基底层；对第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除第二氧化层，得到第三基底层，第二热氧化处理的温度小于第一热氧化处理的温度，第二氧化层的厚度小于第一氧化层的厚度；对第三基底层的表面进行第三热氧化处理，形成栅氧化层，第三热氧化处理的温度小于第二热氧化处理的温度。该方法解决了栅氧化层进行热氧化过程中在界面处形成C残留，导致沟道迁移率退化并影响栅氧化层性能的问题。道迁移率退化并影响栅氧化层性能的问题。道迁移率退化并影响栅氧化层性能的问题。

【技术实现步骤摘要】
碳化硅半导体结构的制作方法和碳化硅半导体结构


[0001]本专利技术涉及碳化硅半导体结构制作
，具体而言，涉及一种碳化硅半导体结构的制作方法和碳化硅半导体结构。

技术介绍

[0002]目前，4H
‑
SiC功率器件在开关应用中具有明显的性能优势和广泛的应用前景，然而，在该器件的制造过程中，仍有些难以克服的问题，例如：在4H
‑
SiC功率器件的碳化硅上进行热氧化形成二氧化硅的过程中，由于晶格失配和碳族的存在会在碳化硅和二氧化硅的界面附近引入大量界面态，这是导致4H
‑
SiC功率器件出现沟道迁移率退化和阈值不稳定性问题的主要原因。
[0003]因此，亟需一种方法可以解决碳化硅功率器件在栅氧化层形成过程中碳残留，导致沟道迁移率退化并影响栅氧化层性能的问题。

技术实现思路

[0004]本专利技术的主要目的在于提供一种碳化硅半导体结构的制作方法和碳化硅半导体结构，以解决现有技术中碳化硅功率器件在栅氧化层形成过程中碳残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
[0005]为了实现上述目的，根据本专利技术的一个方面，提供了一种碳化硅半导体结构的制作方法，所述方法包括：提供第一基底层，其中，所述第一基底层的材料为碳化硅；对所述第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除所述第一氧化层，得到第二基底层；对所述第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除所述第二氧化层，得到第三基底层，其中，所述第二热氧化处理的温度小于所述第一热氧化处理的温度，所述第二氧化层的厚度小于所述第一氧化层的厚度；对所述第三基底层的表面进行第三热氧化处理，形成栅氧化层，所述第三热氧化处理的温度小于所述第二热氧化处理的温度。
[0006]进一步地，所述第一热氧化处理的温度的范围为1200℃~1300℃，所述第二热氧化处理的温度的范围为1100℃~1200℃，所述第三热氧化处理的温度小于1100℃。
[0007]进一步地，所述第一氧化层的厚度小于200
Å
，所述第二氧化层的厚度小于100
Å
。
[0008]进一步地，去除所述第二氧化层，得到第三基底层，包括：去除所述第二氧化层，得到一次预备第三基底层；对所述一次预备第三基底层的表面进行第四热氧化处理，形成第三氧化层，并去除所述第三氧化层，得到二次预备第三基底层，其中，所述第四热氧化处理的温度小于所述第二热氧化处理的温度，所述第三氧化层的厚度小于所述第二氧化层的厚度；对所述二次预备第三基底层进行第一退火处理，得到所述第三基底层。
[0009]进一步地，所述第三氧化层的厚度小于50
Å
。
[0010]进一步地，对所述二次预备第三基底层进行第一退火处理，得到所述第三基底层，包括：对所述二次预备第三基底层进行第一退火处理，得到三次预备第三基底层；对所述三
次预备第三基底层的表面进行第五热氧化处理，形成第四氧化层，并去除所述第四氧化层，得到四次预备第三基底层，其中，所述第五热氧化处理的温度小于所述第四热氧化处理的温度，所述第四氧化层的厚度小于所述第三氧化层的厚度；对所述四次预备第三基底层进行第二退火处理，得到所述第三基底层。
[0011]进一步地，所述第五热氧化处理的温度的范围为800℃~900℃，所述第二退火处理的温度的范围为750℃~850℃。
[0012]进一步地，所述第四氧化层的厚度小于30
Å
。
[0013]为了实现上述目的，根据本专利技术的另一方面，提供了一种碳化硅半导体结构，所述碳化硅半导体结构为采用任一种所述的方法制作得到的。
[0014]应用本专利技术的技术方案，提供一种碳化硅半导体结构的制作方法，首先，提供第一基底层；再对第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除第一氧化层，得到第二基底层；然后，对第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除第二氧化层，得到第三基底层，第二热氧化处理的温度小于第一热氧化处理的温度，第二氧化层的厚度小于第一氧化层的厚度；最后，对第三基底层的表面进行第三热氧化处理，形成栅氧化层，第三热氧化处理的温度小于第二热氧化处理的温度。该方案采用两次牺牲氧化的方法，由于第二热氧化处理的温度小于第一热氧化处理的温度，且第二氧化层的厚度小于第一氧化层的厚度，可以降低氧化速率，并进一步减少在热氧化过程中导致的C聚集的密度，同时，还能将第一热氧化处理在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少对基底表面的影响，保证栅氧化层的质量，提升器件性能和可靠性。解决了栅氧化层进行热氧化过程中在界面处形成C残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
附图说明
[0015]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0016]图1示出了根据本专利技术的实施例提供的一种碳化硅半导体结构的制作方法的流程图；
[0017]图2示出了根据本专利技术的实施例提供的第一基底层的示意图；
[0018]图3示出了在图2的基础上形成第一氧化层的示意图；
[0019]图4示出了在图3的基础上去除第一氧化层形成第二基底层和第二氧化层的示意图；
[0020]图5示出了在图4的基础上去除第二氧化层形成第三氧化层和栅氧化层的示意图；
[0021]图6示出了根据本专利技术的实施例提供的一种碳化硅半导体结构的示意图；
[0022]图7示出了根据本专利技术的实施例提供的另一种碳化硅半导体结构的示意图。
[0023]其中，上述附图包括以下附图标记：
[0024]10、第一基底层；11、第一氧化层；12、第二基底层；13、第二氧化层；14、第三基底层；15、栅氧化层；16、金属层；17、衬底层；18、外延层；19、P型掺杂区；20、多晶硅层；21、N型掺杂区；22、介质层。
具体实施方式
[0025]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。
[0026]需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0027]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅半导体结构的制作方法，其特征在于，所述方法包括：提供第一基底层，其中，所述第一基底层的材料为碳化硅；对所述第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除所述第一氧化层，得到第二基底层；对所述第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除所述第二氧化层，得到第三基底层，其中，所述第二热氧化处理的温度小于所述第一热氧化处理的温度，所述第二氧化层的厚度小于所述第一氧化层的厚度；对所述第三基底层的表面进行第三热氧化处理，形成栅氧化层，所述第三热氧化处理的温度小于所述第二热氧化处理的温度。2.根据权利要求1所述的方法，其特征在于，所述第一热氧化处理的温度的范围为1200℃~1300℃，所述第二热氧化处理的温度的范围为1100℃~1200℃，所述第三热氧化处理的温度小于1100℃。3.根据权利要求1所述的方法，其特征在于，所述第一氧化层的厚度小于200
Å
，所述第二氧化层的厚度小于100
Å
。4.根据权利要求1所述的方法，其特征在于，去除所述第二氧化层，得到第三基底层，包括：去除所述第二氧化层，得到一次预备第三基底层；对所述一次预备第三基底层的表面进行第四热氧化处理，形成第三氧化层，并去除所述第三氧化层，得到二次预备第三基底层，其中，所述第四热氧化处理的温度小于所述第二热氧化处理的温度，...

【专利技术属性】
技术研发人员：冯尹，张鹏，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：