一种验证和测试片上系统的系统及方法技术方案

本发明专利技术公开了一种验证片上系统（ＳｏＣ）的系统，用以解决现有技术中验证片上系统时，速度慢，以及需要大量管脚的问题。该系统包括：验证激励装置，与片上系统仿真装置中的测试接口电路相连，用于向所述测试接口电路发送验证程序，驱动所述片上系统仿真装置执行接收到的验证程序，并接收所述片上系统仿真装置返回的验证信息；片上系统仿真装置，用于接收所述验证程序，在所述验证激励装置的驱动下，执行接收到的验证程序，并向所述验证激励装置返回验证信息。本发明专利技术还公开了一种验证片上系统的方法，以及一种测试片上系统的系统和方法。

【技术实现步骤摘要】

本专利技术涉及计算机
，尤其涉及一种验证和测试片上系统的系统及 方法。
技术介绍
片上系统(SoC, System on a Chip)是将微处理器、模拟IP核、数字IP 核和存储器或片外存储控制接口集成在单一芯片上的系统，它通常是客户定制 的，或是面向特定用途的标准产品。片上系统构成可以包括片上系统控制逻辑模块、微处理器/微控制器内核 模块、数字信号处理器模块、嵌入的存储器模块、与外部进行通讯的接口模块、 含有模数/数模的模拟前端模块、电源提供和功耗管理模块等等，对于一个无线 片上系统还有射频前端模块、用户定义逻辑以及微电子机械模块，更重要的是 一个片上系统芯片内嵌有基本软件模块或可载入的用户软件等。其通用的架 构图如1所示，包括系统总线(System Bus )、精简指令集处理器(RISC, Reduced Instruction Set Computer),增强型Jf关合测试工作组(EJTAG、 Enhanced Joint Test Action Group)接口、静态随机读写存储器(Sram, StaticRAM)、同步动态 存储控制器(DDR/SD RAM Controller).直接存储器存取控制器(DMA Controller )、 USB (OTG)、视频/音频加速引擎(Video/Audio Engine )、接口模 块(Interface), 按键模块(Key)、外部设备低速总线(Peripheral Bus)、通 用I/O接口 ( GPIO， General Purpose Input Output )、模数/数模转换器(AD/DA) 和NAND flash/SD控制器(NAND flash/SD controller)等等。具体地说，片上系统设计的关键技术主要包括总线架构技术、IP核可复用 技术、软硬件协同设计技术、片上系统验证技术、可测性设计技术、低功耗设计技术、超深亚微米电路实现技术等，此外还要做嵌入式软件移植、开发研究， 因此，片上系统设计是一 门跨学科的新兴研究领域。当前片上系统已经成为IC设计业界的焦点，片上系统性能越来越强，规 模也越来越大，使得片上系统设计的复杂度大大提高。而仿真与验证是片上系统设计流程中最复杂、最耗时的环节，约占整个芯片开发周期的50%~80%， 采用先进的仿真验证方法成为片上系统设计成功的关键。片上系统设计成功 后，对生成的片上系统还需进行测试后才能使用。目前的片上系统-险证和测试方法有将系统总线复用和映射到到芯片的管 脚上，然后从芯片外灌入符合系统总线时序协议的验证和测试程序进行验证和 测试。但是，复用和映射系统总线需要的管脚(PIN)资源很多，例如32位系 统，地址线32bit，读写数据线各32bit,再加上控制信号线若干bit,总数在100bit 以上， 一般的片上系统芯片出于封装和成本考虑，无法提供这么多的数字pin。 只有在8位系统总线中可勉强使用此方法。此外片上系统验证和测试方法还有外部模拟静态随机读写存储器件，由 内部的精简指令集处理器读取外部静态随机读写存储器件中的指令进行芯片 的验证和测试。但是，芯片和测试机台的交互过于频繁，而且由于管脚上的延 时，测试机台上的电容电感阻抗的影响，系统跑不了很高的速度，而且容易出 错。
技术实现思路
本专利技术实施例的目的是提供一种验证片上系统的系统，用以解决现有技术中验证片上系统时，速度慢，以及需要大量管脚的问题。为此，根据本专利技术实施例，提供一种验证片上系统的系统，包括 验证激励装置，与片上系统仿真装置中的测试接口电路相连，用于向所述测试接口电路发送验证程序，驱动所述片上系统仿真装置执行接收到的验证程序，并接收所述片上系统仿真装置返回的验证信息；片上系统仿真装置，用于接收所述验证程序，在所述-睑^t激励装置的驱动 下，执行接收到的验证程序，并向所述验证激励装置返回验证信息。本专利技术实施例的另一个目的是提供一种验证片上系统的方法，用以解决现 有技术中验证片上系统时，速度慢，以及需要大量管脚的问题。为此，根据本专利技术实施例，还提供一种验证片上系统的方法，包括 本专利技术实施例提供一种验证片上系统的方法，所述验证的系统包括验证激 励装置和片上系统仿真装置，所述片上系统仿真装置包括主控器，所述主控器 包括测试接口电路和精筒指令集处理器，所述验证激励装置与所述测试接口电 ^各相连，该方法包4舌A、 所述验证激励装置向所述测试接口电路发送验证程序；B、 所述验证激励装置驱动所述主控器的主控单元，由所述主控器的主控 单元执行接收到的验证程序；C、 所述验证激励装置接收所述片上系统仿真装置返回的验证信息。 本专利技术实施例的再一个目的是提供一种测试片上系统的系统，用以解决现有技术中测试片上系统时，速度慢，需要大量管脚，以及系统效率低的问题。 为此，根据本专利技术实施例，还提供一种测试片上系统的系统，包括 测试激励装置，与片上系统中的测试接口电路相连，用于向所述测试接口电路发送测试程序，驱动所述片上系统执行接收到的测试程序，并接收所述片上系统返回的测试信息，将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果；片上系统，用于接收所述测试程序，在所述测试激励装置的驱动下，执行接收到的测试程序，并向所述测试激励装置返回测试信息。本专利技术实施例的再一个目的是提供一种测试片上系统的方法，用以解决现有技术中测试片上系统时，速度慢，需要大量管脚，以及系统效率低的问题。 为此，根据本专利技术实施例，还提供一种测试片上系统片上系统的方法，所述测试的系统包括测试激励装置和片上系统，所述片上系统包括主控器，所述主控器包括测试接口电路和精简指令集处理器，所述测试激励装置与所述测试4妄口电i 各相连，A、 所述测试激励装置向所述测试接口电路发送测试程序；B、 所述测试激励装置驱动所述主控器的主控单元，由所述主控器的主控 单元执行接收到的测试程序；C、 所述测试激励装置接收所述片上系统返回的测试信息；D、 将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果。本专利技术实施例中片上系统仿真装置中嵌入的测试接口电路，验证激励装置 与测试接口电路相连后，验证激励装置通过向片上系统仿真装置中的测试接口 电路发送验证程序，驱动片上系统仿真装置主控器的主控单元，由该主控单元 执行接收到的验证程序，并接收片上系统仿真装置返回的验证信息，这样验证 激励装置与片上系统仿真装置之间没有太多的交互，从而提高了验证的速度， 并且测试过程，测试激励装置通过片上系统中嵌入的测试接口电路，向所述片 上系统发送测试程序，所述测试激励装置驱动所述片上系统主控器的主控单 元，由该主控单元执行接收到的测试程序，并将所述片上系统返回的测试信息 与保存的所述片上系统的验证信息进行比较，获得测试结果，这样验证测试激 励装置与片上系统之间不需要很多的交互，减少了管脚的时延，提高了测试的 速度。附图说明图1为现有技术片上系统的架构图2为本专利技术实施例中片上系统的架构图3为本专利技术实施例中验证片上系统的流程图4为本专利技术实施例中验证片上系统的系统示意图5为本专利技术实施例中验证片上系统的系统架构图；图6为本专利技术第一实施例中验证片上系统的流程图； 图7为本专利技术第二实施例中^验证片本文档来自技高网...

【技术保护点】
一种验证片上系统的系统，其特征在于，包括：　验证激励装置，与片上系统仿真装置中的测试接口电路相连，用于向所述测试接口电路发送验证程序，驱动所述片上系统仿真装置执行接收到的验证程序，并接收所述片上系统仿真装置返回的验证信息；　片上 系统仿真装置，用于接收所述验证程序，在所述验证激励装置的驱动下，执行接收到的验证程序，并向所述验证激励装置返回验证信息。

【技术特征摘要】

【专利技术属性】
技术研发人员：张奇，
申请(专利权)人：炬力集成电路设计有限公司，
类型：发明
国别省市：44[中国|广东]