自诊断电路和半导体装置制造方法及图纸

一种被配置为诊断包括第一比较器(CMP1)的故障检测电路(20)的自诊断电路(BST1)包括电压切换电路(50)、第一路径切换电路(51)和控制电路(15)，所述第一比较器被配置为被供给基于故障感测目标电压的电压(Vo1)和第一基准电压(Vref1)，所述电压切换电路被配置为基于第二基准电压(Vref2)切换电压的电平并且输出所得到的电压，所述第一路径切换电路被配置为在从所述电压切换电路输出的电压通过其被供给到所述第一比较器的路径与基于所述故障感测目标电压的电压通过其被供给到所述第一比较器的路径之间进行切换，所述控制电路被配置为控制所述电压切换电路和所述路径切换电路。控制所述电压切换电路和所述路径切换电路。控制所述电压切换电路和所述路径切换电路。

【技术实现步骤摘要】
【国外来华专利技术】自诊断电路和半导体装置


[0001]本公开涉及一种自诊断电路。

技术介绍

[0002]通常，各种类型的IC(诸如电源IC)通常具有故障检测/保护功能。这种功能的示例包括用于电源电路的输出电压的欠电压检测/保护功能、用于输出电压的过电压检测/保护功能、用于对IC的电源电压的欠电压检测/保护功能(UVLO)、以及用于IC芯片的过热检测/保护功能(TSD)(对于UVLO功能的一个示例，参见专利文献1)。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2012
‑
175816号公报

技术实现思路

[0006]专利技术要解决的课题
[0007]现今，在车载设备等中，自诊断(BIST：内置自测试)功能变得越来越重要。因此，期望IC具有用于诊断如上所述的故障检测/保护功能是否正常工作的自诊断功能。
[0008]鉴于上述情况，本公开旨在提供一种可以提供用于诊断用于检测故障的电路是否正常工作的有效配置的自诊断电路。
[0009]解决课题的手段
[0010]根据本文公开的一个方面，一种自诊断电路被配置为诊断包括第一比较器的故障检测电路，并且包括电压切换电路、第一路径切换电路和控制部，所述第一比较器被配置为被供给基于故障感测目标电压的电压和第一基准电压，所述电压切换电路被配置为切换基于第二基准电压的电压的电平并且输出所得到的电压，所述第一路径切换电路被配置为在从所述电压切换电路输出的电压通过其被供给到所述第一比较器的路径与基于所述故障感测目标电压的电压通过其被供给到所述第一比较器的路径之间进行切换，所述控制部被配置为控制所述电压切换电路和所述路径切换电路。
[0011]专利技术的效果
[0012]利用根据本公开的自诊断电路，可以提供一种用于诊断用于检测故障的电路是否正常工作的有效配置。
附图说明
[0013]图1是示出根据本公开的示例性实施例的关于PMIC的外部连接的配置的示意图。
[0014]图2是示出根据本公开的示例性实施例的PMIC的内部配置的示意图。
[0015]图3是示出用于诊断欠电压感测电路和过电压感测电路的自诊断电路的配置的示意图。
[0016]图4是示出PMIC在启动期间的操作的示例的时序图。
[0017]图5是示出模拟自诊断模式状态(A
‑
BIST)等下的欠电压感测电路中的自诊断操作的一个示例的时序图。
[0018]图6是示出根据比较示例的故障检测电路的配置的示意图。
具体实施方式
[0019]下面将参考附图描述本公开的示例性实施例。
[0020]<1.比较示例>
[0021]在描述本公开的实施例之前，首先将给出与本公开的实施例进行比较的比较示例的描述。对比较示例的描述将有助于阐明本公开的重要性。
[0022]图6是示出根据比较示例的故障检测电路的配置的示意图。图6示出了作为故障检测电路的欠电压感测电路101的配置。除了故障检测电路之外，图6还示出了自诊断电路BST101的配置。图6所示的电路配置包括在电源IC中。电源IC具有DC
‑
DC转换器功能。
[0023]欠电压感测电路101是用于检测由上述DC
‑
DC转换器功能产生的输出电压Vo(DC输出电压)中的欠电压的电路。具体地，欠电压感测电路101包括比较器CMP11、反相器IV11、电阻器R11至R15和NMOS晶体管(n沟道MOSFET(金属氧化物半导体场效应晶体管))NM11。
[0024]电阻器R11的一个端子连接到FB端子。FB端子被供给输出电压Vo。电阻器R11的另一个端子在节点N11处连接到电阻器R12的一个端子。节点N11连接到比较器CMP11的非反相输入端子(+)。电阻器R13的一个端子连接到基准电压Vref的施加端子。电阻器R13的另一个端子在节点N13处连接到电阻器R14的一个端子。节点N13连接到比较器CMP11的反相输入端子(
‑
)。比较器CMP11的输出端子在节点N15处连接到反相器IV11的输入端子。节点N15连接到NMOS晶体管NM11的栅极。NMOS晶体管NM11的源极连接到用于接地电位的施加端子。NMOS晶体管NM11的漏极连接到节点N14，电阻器R14的另一个端子和电阻器R15的一个端子连接到节点N14。电阻器R15的另一个端子连接到用于接地电位的施加端子。
[0025]自诊断电路BST101包括NMOS晶体管NM12、电阻器R16和控制逻辑电路100。电阻器R16的一个端子在节点N12处连接到电阻器R12的另一个端子。电阻器R16的另一个端子连接到用于接地电位的施加端子。NMOS晶体管NM12的漏极连接到节点N12。NMOS晶体管NM12的源极连接到用于接地电位的施加端子。控制逻辑电路100将BIST信号Bst12作为栅极信号施加到NMOS晶体管NM12的栅极。
[0026]在正常操作期间，BIST信号Bst12为低，并且NMOS晶体管NM12关断。因此，由于输出电压Vo被电阻器R11、R12和R16分压而出现在节点N11处的比较器输入信号CMP11INp被供给到比较器CMP11的非反相输入端子(+)。
[0027]NMOS晶体管NM11和电阻器R15用于产生滞后。具体地，当比较器CMP11的输出为低时，NMOS晶体管NM11关断，并且由于基准电压Vref被电阻器R13至R15分压而出现在节点N13处的比较器输入信号CMP11INn被供给到比较器CMP11的反相输入端子(
‑
)。当比较器CMP11的输出为高时，NMOS晶体管NM11接通，并且由于基准电压Vref被电阻器R13和R14分压而出现在节点N13处的比较器输入信号CMP11INn被供给到比较器CMP11的反相输入端子(
‑
)。
[0028]当比较器输入信号CMP11INp超过比较器输入信号CMP11INn以将比较器CMP11的输出变为高电平时，作为反相器IV11的输出的欠电压感测信号UVD变为低电平。相反，当比较器输入信号CMP11INp等于或低于比较器输入信号CMP11INn并且比较器CMP11的输出为低
时，欠电压感测信号UVD为高。欠压感测信号UVD被供给到控制逻辑电路100，并且基于欠压感测信号UVD为高，控制逻辑电路100判断输出电压Vo处于欠电压故障状态并执行保护操作。
[0029]在BIST模式(诊断模式)中，控制逻辑电路100交替地输出处于不同(低和高)电平的BIST信号Bst12。当BIST信号Bst12为低时，NMOS晶体管NM12关断；因此，由于输出电压Vo被电阻器R11、R12和R16分压而出现在节点N11处的比较器输入信号CMP11INp被供给到比较器CMP11的非反相输入端子(+)。
[0030]当BIST信号Bst12为高时，NMOS晶体管NM1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种被配置为诊断故障检测电路的自诊断电路，所述故障检测电路包括第一比较器，所述第一比较器被配置为被供给基于故障感测目标电压的电压和第一基准电压，所述自诊断电路包括：电压切换电路，所述电压切换电路被配置为切换基于第二基准电压的电压的电平并且输出所得到的电压；第一路径切换电路，所述第一路径切换电路被配置为在从所述电压切换电路输出的电压通过其被供给到所述第一比较器的路径与基于所述故障感测目标电压的电压通过其被供给到所述第一比较器的路径之间进行切换；以及控制电路，所述控制电路被配置为控制所述电压切换电路和所述路径切换电路。2.根据权利要求1所述的自诊断电路，其中所述电压切换电路包括第一开关，所述第一开关具有连接到第一节点的一个端子，基于所述第二基准电压的第一电平电压出现在所述第一节点处，以及第二开关，所述第二开关具有：连接到第二节点的一个端子，基于所述第二基准电压的第二电平电压出现在所述第二节点处，以及连接到所述第一开关的另一个端子的另一个端子，并且所述第一开关和所述第二开关由所述控制电路接通和关断。3.根据权利要求2所述的自诊断电路，其中所述电压切换电路包括第一电阻器，所述第一电阻器具有连接到用于所述第二基准电压的施加端子的一个端子，第二电阻器，所述第二电阻器具有在所述第一节点处连接到所述第一电阻器的另一个端子的一个端子，以及第三电阻器，所述第三电阻器具有在所述第二节点处连接到所述第二电阻器的另一个端子的一个端子。4.根据权利要求1至3中任一项所述的自诊断电路，其中所述第一路径切换电路包括第三开关，所述第三开关设置在从所述电压切换电路输出的电压被供给到的第三节点与所述第一比较器的输入端子之间，以及第...

【专利技术属性】
技术研发人员：住井亮介，押川克宽，松浦贵行，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：