本发明专利技术公开了一种低噪声放大器芯片的自动优化设计方法和装置，所述方法包括：根据设计指标确定低噪声放大器芯片的电路结构；确定电路结构对应的网表；选择优化算法，运行电路的散射参数和噪声性能的仿真，得到小信号仿真结果；判断小信号仿真结果是否满足设计指标，若不满足设计指标，则修改网表中的元件信息，重复执行小信号仿真，直到满足设计指标；修改网表中的仿真设置，运行电路的功率性能的仿真，得到谐波仿真结果；判断谐波仿真结果是否满足设计指标，若不满足设计指标，则修改网表中的元件信息，重复执行小信号仿真和谐波仿真，直到满足设计指标；根据仿真结果生成电路原理图。本发明专利技术能够缩短芯片设计时间、提高芯片设计效率。片设计效率。片设计效率。
【技术实现步骤摘要】
低噪声放大器芯片的自动优化设计方法和装置
[0001]本专利技术涉及集成电路
，更具体地，涉及一种低噪声放大器芯片的自动优化设计方法和装置。
技术介绍
[0002]EDA（Electronics Design Automation，电子设计自动化）技术是以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行芯片等电子产品的自动设计。作为现有技术，CN113204936B公开了一种自动添加环境稳定系统的芯片设计方法，CN115034169B公开了一致基于量子门线路模型的超导量子芯片EDA设计方法。
[0003]但目前采用EDA技术进行低噪声放大器芯片的设计时，需要芯片设计师与EDA仿真软件进行大量的人机交互，造成芯片设计时间长、效率低、成本高。如何节省芯片设计时间，降低成本，提高设计效率成为研究的重点。
技术实现思路
[0004]本专利技术的目的是提供一种低噪声放大器芯片的自动优化设计方法、装置、计算机设备和计算机可读存储介质，能够缩短芯片设计时间、提高芯片设计效率。
[0005]本专利技术的一个方面提供一种低噪声放大器芯片的自动优化设计方法，包括：电路结构确定步骤，根据设计指标确定低噪声放大器芯片的电路结构；网表确定步骤，确定所述电路结构对应的网表，所述网表包括电路的元件信息和仿真设置；第一仿真步骤，选择优化算法，运行电路的散射参数和噪声性能的仿真，得到小信号仿真结果；第一判断步骤，判断小信号仿真结果是否满足设计指标，若小信号仿真结果不满足设计指标，则修改所述网表中的元件信息，重复执行第一仿真步骤，直到所述小信号仿真结果满足设计指标；第二仿真步骤，修改所述网表中的仿真设置，运行电路的功率性能的仿真，得到谐波仿真结果；第二判断步骤，判断谐波仿真结果是否满足设计指标，若所述谐波仿真结果不满足设计指标，则修改所述网表中的元件信息，重复执行第一仿真步骤～第二仿真步骤，直到谐波仿真结果满足设计指标；原理图生成步骤，根据所述电路结构、小信号仿真结果和谐波仿真结果生成电路原理图。
[0006]优选地，所述设计指标包括：频率上限、频率下限、增益、回波损耗、噪声系数、动态电流、输出功率1dB压缩点。
[0007]优选地，所述散射参数包括增益和回波损耗，所述噪声性能包括噪声系数，所述功
率性能包括动态电流、输出功率1dB压缩点。
[0008]优选地，所述元件信息包括元件的类型、名称、节点和参数。
[0009]优选地，所述仿真设置包括低噪声放大器电路的工艺选择，端口阻抗设置，散射参数仿真设置，直流仿真设置，温度设置，电容、电感、晶体管的尺寸设置。
[0010]优选地，所述优化算法包括梯度下降、模拟退火、遗传算法、神经网络、随机算法。
[0011]优选地，所述第一仿真步骤重复执行规定次数后，切换选择不同的优化算法。
[0012]本专利技术的另一个方面提供一种低噪声放大器芯片的自动优化设计装置，包括：电路结构确定单元，根据设计指标确定低噪声放大器芯片的电路结构；网表确定单元，确定所述电路结构对应的网表，所述网表包括电路的元件信息和仿真设置；第一仿真单元，选择优化算法，运行电路的散射参数和噪声性能的仿真，得到小信号仿真结果；第一判断单元，判断小信号仿真结果是否满足设计指标，若小信号仿真结果不满足设计指标，则修改所述网表中的元件信息，重复执行第一仿真单元的操作，直到所述小信号仿真结果满足设计指标；第二仿真单元，修改所述网表中的仿真设置，运行电路的功率性能的仿真，得到谐波仿真结果；第二判断单元，判断谐波仿真结果是否满足设计指标，若所述谐波仿真结果不满足设计指标，则修改所述网表中的元件信息，重复执行第一仿真单元、第一判断单元和第二仿真单元的操作，直到谐波仿真结果满足设计指标；原理图生成单元，根据所述电路结构、小信号仿真结果和谐波仿真结果生成电路原理图。
[0013]本专利技术的又一个方面提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述的方法的步骤。
[0014]本专利技术的又一个方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的方法的步骤。
[0015]根据本专利技术上述方面的低噪声放大器芯片的自动优化设计方法、装置、计算机设备和计算机可读存储介质，能够缩短芯片设计时间、提高芯片设计效率。
附图说明
[0016]通过参考附图阅读下文的详细描述，本专利技术的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本专利技术的若干实施方式，其中：图1为本专利技术一实施例提供的低噪声放大器芯片的自动优化设计方法的流程图；图2为本专利技术一实施例提供的低噪声放大器芯片的自动优化设计装置的结构示意图；图3为本专利技术一实施例提供的计算机设备的结构示意图。
具体实施方式
[0017]下面将参考若干示例性实施方式来描述本专利技术的原理和精神。应当理解，给出这些实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本专利技术，而并非以任何方式限制本专利技术的范围。相反，提供这些实施方式是为了使本专利技术公开更加透彻和完整，并且能够将本专利技术公开的范围完整地传达给本领域的技术人员。
[0018]本专利技术的实施方式提供一种低噪声放大器芯片的自动优化设计方法。图1为本专利技术一实施例提供的低噪声放大器芯片的自动优化设计方法的流程图。图1所示的本专利技术一实施例提供的低噪声放大器芯片的自动优化设计方法包括步骤S101～S107。
[0019]步骤S101为电路结构确定步骤，在步骤S101中，根据输入的设计指标确定所述低噪声放大器芯片的电路结构。
[0020]本专利技术实施例中，设计指标至少包括：频率上限、频率下限、增益、回波损耗、噪声系数、动态电流、输出功率1dB压缩点。
[0021]根据这些设计指标，可以在单级共源、共源级联、单级共源共栅、共源共栅级联、单级电流复用、电流复用级联、共源+共源共栅+共源级联、共源+电流复用+共源级联等多种电路结构中选取适合实现各项设计指标的低噪声放大器电路结构。可以预先设置有数据库，其中记录现有电路结构与其性能指标的对应关系，从而在该步骤中可根据设计指标自动匹配电路结构。
[0022]步骤S102是网表确定步骤，在步骤S102中，确定所述电路结构对应的网表，所述网表包括所述电路结构的元件信息和仿真设置。
[0023]本专利技术实施例中，网表可以由多行字符串组成，包含了电路的元件信息和仿真设置。例如对于元件信息，网表中的每一行字符串对应一个电路元件，包含了电路元件的类型、名称、节点、参数等各种信息，大致结构如下：元件类型 元件名 节点1 节点2 参数1 参数2 ...。
[0024]仿真设置例如包括低噪声放大器电路的工艺选择、端口阻抗设置、散射参数仿真设置（包括频率上限、频率下限、频率步径）、直流仿真设置、温度设置、电容、电感、晶体管的尺寸设置等。
[0025]步骤S103是第本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种低噪声放大器芯片的自动优化设计方法，其特征在于，包括：电路结构确定步骤，根据设计指标确定低噪声放大器芯片的电路结构；网表确定步骤，确定所述电路结构对应的网表，所述网表包括电路的元件信息和仿真设置；第一仿真步骤，选择优化算法，运行电路的散射参数和噪声性能的仿真，得到小信号仿真结果；第一判断步骤，判断小信号仿真结果是否满足设计指标，若小信号仿真结果不满足设计指标，则修改所述网表中的元件信息，重复执行第一仿真步骤，直到所述小信号仿真结果满足设计指标；第二仿真步骤，修改所述网表中的仿真设置，运行电路的功率性能的仿真，得到谐波仿真结果；第二判断步骤，判断谐波仿真结果是否满足设计指标，若所述谐波仿真结果不满足设计指标，则修改所述网表中的元件信息，重复执行第一仿真步骤～第二仿真步骤，直到谐波仿真结果满足设计指标；原理图生成步骤，根据所述电路结构、小信号仿真结果和谐波仿真结果生成电路原理图。2.根据权利要求1所述的方法，其特征在于，所述设计指标包括：频率上限、频率下限、增益、回波损耗、噪声系数、动态电流、输出功率1dB压缩点。3.根据权利要求2所述的方法，其特征在于，所述散射参数包括增益和回波损耗，所述噪声性能包括噪声系数，所述功率性能包括动态电流、输出功率1dB压缩点。4.根据权利要求1
‑
3中任一项所述的方法，其特征在于，所述元件信息包括元件的类型、名称、节点和参数。5.根据权利要求1
‑
3中任一项所述的方法，其特征在于，所述仿真设置包括低噪声放大器电路的工艺选择，端口阻抗设置，散射参数仿真设置，直流仿真设置，温度设置，电容、电感、晶体管的尺寸设置。6.根据权利...
【专利技术属性】
技术研发人员：许立强，王彦炜，刘浩，张少鹏，韩亚茹，曹佳，
申请(专利权)人：北京无线电测量研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。