用于栅极驱动器的上拉和下拉稳定器电路以及方法技术

本公开涉及用于栅极驱动器的上拉和下拉稳定器电路以及方法。公开用于将用于驱动晶体管的栅极驱动器的栅极驱动器端处的电压稳定到高压和低压中的一个的稳定器电路和方法，所述稳定器电路包括：第一晶体管和第二晶体管，所述第一晶体管和第二晶体管具有相应的第一主端和第二主端，并且串联连接在栅极电压端与第一参考电压端之间；以及低通滤波器，所述低通滤波器连接在所述第一晶体管的控制端与所述栅极驱动器端之间；其中所述第一晶体管被配置成具有小于所述驱动晶体管的阈值电压的阈值电压；并且所述第二晶体管具有被配置成连接到与所述栅极驱动器端处的所述电压相反的电压的控制端。压的控制端。压的控制端。

【技术实现步骤摘要】
用于栅极驱动器的上拉和下拉稳定器电路以及方法


[0001]本公开涉及稳定器电路，且具体地说，涉及用于稳定例如与栅极驱动器电路相关联的晶体管的栅极处的电压的稳定器电路。此类电路可以为上拉电路或下拉电路。

技术介绍

[0002]在一些应用中，噪声、瞬变或干扰可能会引起数字信号线上不同于预期电压的电压(例如，设计“高”或“低”)。尽管通常噪声或其它干扰会趋向于随时间而抵消，但在一些情况下，噪声或干扰可以通过其它电路元件部分地或完全地被整流，从而使得可能会随时间从预期电压漂移。在双电平逻辑系统中，漂移甚至可能足以触发从“高”到“低”的逻辑移位，或反之亦然。所述问题在例如汽车电子设备中的嘈杂环境中可能特别严重。此嘈杂环境中的应用的一个非限制性例子为用于控制和管理电动车的电源的蓄电池管理系统的例子。已知各种“箝位”电路以便减小移位；然而仍持续需要简单或有所改进的箝位电路。

技术实现思路

[0003]根据本公开的一个方面，提供一种用于将用于驱动晶体管的栅极驱动器的栅极驱动器端处的电压稳定到高压和低压中的一个的稳定器电路，所述稳定器电路包括：第一晶体管和第二晶体管，所述第一晶体管和第二晶体管具有相应的第一主端和第二主端，并且串联连接在栅极电压端与第一参考电压端之间；以及低通滤波器，所述低通滤波器连接在所述第一晶体管的控制端与所述栅极驱动器端之间；其中所述第一晶体管被配置成具有小于所述驱动晶体管的阈值电压的阈值电压；并且所述第二晶体管具有被配置成连接到与所述栅极驱动器端处的所述电压相反的电压的控制端。通过提供在比接通驱动晶体管将需要的电压更低的电压下接通的通向局部接地的路径，在连接到较低电压的情况下，可以减少或甚至消除由可能趋向于增大输入端处的电压的噪声累积效应引起的非所需地接通驱动晶体管的可能性；相反，可以类似地通过将输入端处的电压连接到较高电压来减少或甚至消除由可能趋向于降低所述电压的噪声累积效应引起的非所需地断开驱动晶体管的可能性。
[0004]在一个或多个实施例中，所述第一晶体管具有连接到参考电压端的第一晶体管第一主端，以及第一晶体管第二主端；并且所述第二晶体管具有连接到所述第一晶体管第二主端的第二晶体管第一主端，以及连接到所述栅极驱动器端的第二晶体管第二主端。
[0005]在一个或多个实施例中，所述第一晶体管具有主体接触件，所述主体接触件被配置成经由偏置电阻器连接到第二参考电压，使得所述第一晶体管的所述阈值电压小于所述驱动晶体管的阈值电压。所述高压可以在3V与7V之间的范围内，并且所述低压为接地电压。在其它应用或其它实施例中，不同范围的值可以适用于高压。
[0006]所述栅极驱动器端处的所述电压可以为所述低压，并且所述第二晶体管的所述控制端对应地可以被配置成连接到所述高压；所述第二参考电压可以高于所述驱动晶体管的阈值电压(Vth)。具体地说，这些实施例可以在输入电压为低时稳定栅极电压，并且充当“下
拉”电路。
[0007]在一个或多个实施例中，所述第一晶体管为NMOS晶体管；在其它实施例中，可以使用其它晶体管类型。类似地，在一个或多个实施例中所述第二晶体管为NMOS晶体管，但在其它实施例中，可以使用其它晶体管类型。
[0008]所述第一晶体管可以具有至少25的栅极宽度与栅极长度比。所述第一参考电压和所述偏置电阻器可以被配置成使得所述第一晶体管主体端与所述第一晶体管第一主端之间的电压差处于0.5V与1.5V之间的范围内。所述低通滤波器可以具有截止频率，所述截止频率不超过所述栅极驱动器的操作频率的五分之一。
[0009]根据本公开的另一方面，提供一种用于将驱动晶体管的栅极驱动器端处的栅极电压稳定到高压和低压中的一个的稳定器电路，所述稳定器电路包括：第一晶体管，所述第一晶体管具有连接到参考电压端的第一晶体管第一主端、第一晶体管第二主端、第一晶体管控制端，以及连接到第二参考电压端的主体端；第二晶体管，所述第二晶体管具有连接到所述第一晶体管第二主端的第二晶体管第一主端、连接到所述栅极驱动器端(Vin)的第二晶体管第二主端，以及第二晶体管控制端；以及低通滤波器，所述低通滤波器连接在所述第一晶体管控制端与所述栅极驱动器端之间；其中所述第二晶体管控制端被配置成连接到与所述栅极驱动器端处的所述电压相反的电压。
[0010]所述栅极电压可以为低压，并且所述第二参考电压端可以被配置成连接到高于所述驱动晶体管的阈值电压(Vth)的电压。
[0011]在一个或多个实施例中，所述栅极驱动器端处的所述电压为所述低压，并且所述第二晶体管的所述控制端被配置成连接到所述高压。
[0012]在一个或多个实施例中，所述栅极驱动器端处的所述电压为所述高压，并且所述第二晶体管的所述控制端被配置成连接到所述低压，并且所述第二参考电压比所述第一参考电压高预定电压差。
[0013]本专利技术的这些以及其它方面将通过下文所描述的实施例显而易见，并且将参考下文所描述的实施例阐明本专利技术的这些以及其它方面。
附图说明
[0014]将仅作为例子参考附图来描述实施例，在所述附图中
[0015]图1示出嘈杂条件下的栅极驱动器电路；
[0016]图2示出图1的电路的操作的模拟；
[0017]图3示出根据一个或多个实施例的用于稳定栅极驱动器端处的电压的稳定器电路300的例子；
[0018]图4示出栅极驱动器电路，所述栅极驱动器电路包括嘈杂条件下的图3中示出的稳定器电路；
[0019]图5示出图4的电路的操作的模拟；并且
[0020]图6示意性地示出根据一个或多个实施例的稳定器电路的示例应用。
[0021]应注意，图为图解说明并且未按比例绘制。为在图式中清楚且方便，这些图的各部分的相对尺寸和比例已示出为在大小上放大或缩小。相同的附图标记一般用于指在被修改的和不同的实施例中的对应的或类似的特征。
具体实施方式
[0022]图1和图2可以用于理解本公开所解决的问题。图1示出跨越电池120的一对平衡开关110、112的简化版本的电路图100，并且图2示出在某些测试条件下的电路的操作的对应模拟。
[0023]图1中所示出的电池可以为例如用于提供汽车驱动功率的蓄电池堆叠中的串联连接的电池堆叠中的一个；然而，所述电池堆叠还可以在其它应用中使用。跨越电池120的电压相对于跨越堆叠的其它电池(未示出)的电压的平衡由通过两个平衡电阻器130和132的驱动电流来实现。这由闭合开关M1 110和M2 112，通过控制所述闭合开关M1 110和M2112的栅极上的共同电压Vg来完成。共同栅极电压Vg在栅极电压端140处提供。
[0024]在完美电路中，取决于下拉晶体管MPD 160是接通的(也就是说“闭合”)还是断开的(也就是说“打开”)，共同栅极电压可以保持在参考电平150(例如接地电压)下或相对高电压下。下拉晶体管MPD 160与电阻器R 165串联连接在较低电压轨与栅极电压端140之间。电阻器R可以通常具有60千欧的值。
[0025]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于将用于驱动晶体管的栅极驱动器的栅极驱动器端处的电压稳定到高压和低压中的一个的稳定器电路，其特征在于，所述稳定器电路包括：第一晶体管和第二晶体管，所述第一晶体管和第二晶体管具有相应的第一主端和第二主端，并且串联连接在栅极电压端与第一参考电压端之间；以及低通滤波器，所述低通滤波器连接在所述第一晶体管的控制端与所述栅极驱动器端之间；其中所述第一晶体管被配置成具有小于所述驱动晶体管的阈值电压的阈值电压；并且所述第二晶体管具有被配置成连接到与所述栅极驱动器端处的所述电压相反的电压的控制端。2.根据权利要求1所述的稳定器电路，其特征在于：所述第一晶体管具有连接到参考电压端的第一晶体管第一主端，以及第一晶体管第二主端；并且所述第二晶体管具有连接到所述第一晶体管第二主端的第二晶体管第一主端，以及连接到所述栅极驱动器的第二晶体管第二主端。3.根据权利要求1或2所述的稳定器电路，其特征在于，所述第一晶体管具有主体接触件，所述主体接触件被配置成经由偏置电阻器连接到第二参考电压，使得所述第一晶体管...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：