一种采用N型调整管的高压LDO模块制造技术

本发明专利技术涉及一种采用N型调整管的高压LDO模块，包括：误差放大器、缓冲器、两个RC串联模型、N型调整管M

【技术实现步骤摘要】
一种采用N型调整管的高压LDO模块


[0001]本专利技术属于功率集成电路领域，具体涉及一种采用N型调整管的高压LDO模块。

技术介绍

[0002]智能功率集成电路是集功率器、控制电路、驱动电路、保护电路、传感器等模块为一体的新型集成电路，电机驱动芯片是一种典型的智能功率集成电路，常常应用于新能源汽车上。在电机驱动芯片中，采用高压LDO(低压差线性稳压器)电路为芯片内部电路提供电源电压，现有的高压LDO模块主要通过调整管对电流大小进行控制，使输出电压V
OUT
的相对稳定，再通过误差放大器EA不断对调整管进行调整，实现电路的稳压功能。
[0003]PMOS型调整管，其输出电流能力相对较弱，但静态功耗较低，且在瞬态响应速度以及漏失电压性能优良，故作为一种常见的调整管选择，应用于LDO模块中。PMOS型调整管仍然存在着寄生电容过大的问题，为保证电路系统的动态响应性能，引入ESR补偿方案，即在电路输出端引入一个较大补偿电容，这个较大的补偿电容在电路中带来了一个不可忽略的寄生电阻，寄生电阻在电路中产生了一个新的极点，通过调整补偿电容，使新的极点与调整管栅级上的极点互相抵消，最终电路中的非主极点与新极点相互补偿补偿。
[0004]然而，ESR补偿方案在补偿电容的选择上存在局限性，将微法级别电容集成在片内会导致版图面积过大，如选择片外电容，又会带来电路稳定性问题，为提升稳定性选择稳定性较好的钽电容，则在大电容高成本的基础上再增加一部分制造成本；此外补偿电容还会对电源系统的瞬态响应产生负面影响，使LDO模块的输出端过冲电压变大。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种采用N型调整管的高压LDO模块。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]本专利技术提供了一种采用N型调整管的高压LDO模块，包括：误差放大器、缓冲器、第一RC串联模型、第二RC串联模型、N型调整管M
N
、反馈电阻R
F1
和反馈电阻R
F2
；
[0007]所述误差放大器输入反馈电压信号和外部基准电压信号，放大后输出放大低压信号；所述缓冲器将所述放大低压信号转换成高压信号，所述高压信号输入至所述N型调整管M
N
的栅级；
[0008]所述N型调整管M
N
的漏极作为所述高压LDO模块的输入端，源极连接所述反馈电阻R
F1
的第一端，并作为所述高压LDO模块的输出端；所述反馈电阻R
F1
的第二端连接所述反馈电阻R
F2
的第一端，并作为反馈电压端，输出所述反馈电压信号；所述反馈电阻R
F2
的第二端连接接地端；
[0009]所述第一RC串联模型串接在所述误差放大器的输出端和所述接地端之间；第二RC串联模型连接在所述N型调整管M
N
的栅级和源极之间；所述第一RC串联模型和所述第二RC串联模型共同用于补偿调制高压LDO模块的零点和极点。
[0010]在本专利技术的一个实施例中，所述采用N型调整管的高压LDO模块还包括：电阻R3；
[0011]所述电阻R3的第一端连接所述N型调整管M
N
的漏极，第二端连接所述N型调整管M
N
的栅级。
[0012]在本专利技术的一个实施例中，所述采用N型调整管的高压LDO模块还包括：偏置电路；
[0013]其中，所述偏置电路包括：第一级偏置电路和第二级偏置电路；所述第一级偏置电路的输出端连接所述第二级偏置电路的输入端；所述第一级偏置电路用于产生电流偏置，提供所述高压LDO模块中的电流；所述第二级偏置电路用于为所述误差放大器提供栅级偏置电压。
[0014]在本专利技术的一个实施例中，所述第一级偏置电路包括：PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2和偏置电阻R
B1
；
[0015]所述PMOS管MP1的源极连接外部预稳压电路输出端，栅级连接所述PMOS管MP2的栅级，漏极分别连接所述NMOS管MN1的栅级和所述NMOS管MN2的漏极；所述PMOS管MP2的源极连接所述外部预稳压电路输出端，漏极分别连接其栅级和所述NMOS管MN1的漏极；
[0016]所述NMOS管MN1的源极分别连接所述NMOS管MN2的栅级和所述偏置电阻R
B1
的第一端，并作为所述第一级偏置电路的输出端；所述NMOS管MN2的源级和所述偏置电阻R
B1
的第二端均连接所述接地端。
[0017]在本专利技术的一个实施例中，所述第二级偏置电路包括：PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN3、NMOS管MN4、NMOS管MN5、偏置电阻R
B2
和偏置电阻R
B3
；
[0018]所述PMOS管MP3的源极连接所述外部预稳压电路输出端，栅级分别连接所述PMOS管MP4的漏极和所述PMOS管MP5的栅级，漏极连接所述PMOS管MP4的源极；所述PMOS管MP4的栅级分别连接所述PMOS管MP6的栅级、所述偏置电阻R
B2
的第二端所述和所述NMOS管MN3的漏极，漏极连接所述偏置电阻R
B2
的第一端；所述PMOS管MP5的栅级作为第一偏置电压端，漏极连接所述PMOS管MP6的源极；所述PMOS管MP6的栅级作为第二偏置电压端，漏极连接所述偏置电阻R
B3
的第一端，并作为第三偏置电压端；
[0019]所述NMOS管MN3的栅级作为所述第二级偏置电路的输入端连接所述NMOS管MN1的源极，源极连接所述接地端；所述NMOS管MN4的栅级连接所述PMOS管MP6的漏极，漏极分别连接所述NMOS管MN5的栅级和所述偏置电阻R
B3
的第二端，源极连接所述NMOS管MN5的漏极；所述NMOS管MN5的源极连接所述接地端。
[0020]在本专利技术的一个实施例中，所述误差放大器包括：NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9、NMOS管MN10、NMOS管MN11、NMOS管MN12、PMOS管MP7、PMOS管MP8、PMOS管MP9和PMOS管MP10；
[0021]所述NMOS管MN6的栅级连接所述NMOS管MN5的栅级，源极连接所述接地端，漏极分别连接所述NMOS管MN7的源极和所述NMOS管MN8的源极；所述NMOS管MN7的栅级作为基准电压端，输入基准电压信号，漏极分别连接所述PMOS管MP7的漏极和所述PMOS管MP8的源极；所述NMOS管MN8的栅级作为反馈电压端，输入反馈电压信号，漏极分别连接所述PMOS管MP9的漏极和所述PMOS管MP10的源极；
[0022]所述PMOS管MP7的源极连接所述外部预稳压电路输出端，栅级连接所述PMOS管MP9的栅级；所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种采用N型调整管的高压LDO模块，其特征在于，包括：误差放大器(300)、缓冲器(400)、第一RC串联模型(500)、第二RC串联模型(600)、N型调整管M
N
、反馈电阻R
F1
和反馈电阻R
F2
；所述误差放大器(300)输入反馈电压信号和外部基准电压信号，放大后输出放大低压信号；所述缓冲器(400)将所述放大低压信号转换成高压信号，所述高压信号输入至所述N型调整管M
N
的栅级；所述N型调整管M
N
的漏极作为所述高压LDO模块的输入端，源极连接所述反馈电阻R
F1
的第一端，并作为所述高压LDO模块的输出端；所述反馈电阻R
F1
的第二端连接所述反馈电阻R
F2
的第一端，并作为反馈电压端(V
F
)，输出所述反馈电压信号；所述反馈电阻R
F2
的第二端连接接地端(GND)；所述第一RC串联模型(500)串接在所述误差放大器(300)的输出端和所述接地端(GND)之间；第二RC串联模型(600)连接在所述N型调整管M
N
的栅级和源极之间；所述第一RC串联模型(500)和所述第二RC串联模型(600)共同用于补偿调制高压LDO模块的零点和极点。2.根据权利要求1所述的采用N型调整管的高压LDO模块，其特征在于，所述采用N型调整管的高压LDO模块还包括：电阻R3；所述电阻R3的第一端连接所述N型调整管M
N
的漏极，第二端连接所述N型调整管M
N
的栅级。3.根据权利要求1所述的采用N型调整管的高压LDO模块，其特征在于，所述采用N型调整管的高压LDO模块还包括：偏置电路；其中，所述偏置电路包括：第一级偏置电路(100)和第二级偏置电路(200)；所述第一级偏置电路(100)的输出端连接所述第二级偏置电路(200)的输入端；所述第一级偏置电路(100)用于产生电流偏置，提供所述高压LDO模块中的电流；所述第二级偏置电路(200)用于为所述误差放大器(300)提供栅级偏置电压。4.根据权利要求3所述的采用N型调整管的高压LDO模块，其特征在于，所述第一级偏置电路(100)包括：PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2和偏置电阻R
B1
；所述PMOS管MP1的源极连接外部预稳压电路输出端(VDD)，栅级连接所述PMOS管MP2的栅级，漏极分别连接所述NMOS管MN1的栅级和所述NMOS管MN2的漏极；所述PMOS管MP2的源极连接所述外部预稳压电路输出端(VDD)，漏极分别连接其栅级和所述NMOS管MN1的漏极；所述NMOS管MN1的源极分别连接所述NMOS管MN2的栅级和所述偏置电阻R
B1
的第一端，并作为所述第一级偏置电路(100)的输出端；所述NMOS管MN2的源级和所述偏置电阻R
B1
的第二端均连接所述接地端(GND)。5.根据权利要求4所述的采用N型调整管的高压LDO模块，其特征在于，所述第二级偏置电路(200)包括：PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN3、NMOS管MN4、NMOS管MN5、偏置电阻R
B2
和偏置电阻R
B3
；所述PMOS管MP3的源极连接所述外部预稳压电路输出端(VDD)，栅级分别连接所述PMOS管MP4的漏极和所述PMOS管MP5的栅级，漏极连接所述PMOS管MP4的源极；所述PMOS管MP4的栅级分别连接所述PMOS管MP6的栅级、所述偏置电阻R
B2
的第二端所述和所述NMOS管MN3的漏极，漏极连接所述偏置电阻R
B2
的第一端；
所述PMOS管MP5的栅...

【专利技术属性】
技术研发人员：刘伟峰，张泽鋆，魏小可，高少航，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：