超结VDMOS器件及其制备方法、电子设备技术

本发明专利技术公开了一种超结VDMOS器件及其制备方法、电子设备，超结VDMOS器件包括：衬底和超结结构。其中，所述超结结构形成在所述衬底上；所述超结结构包括第一导电类型柱和第二导电类型柱；每个所述导电类型柱均贯穿所述超结结构在高度方向上相对的两个表面，且每个所述导电类型柱在所述超结结构的第一设定高度范围内的掺杂浓度均小于该所述导电类型柱在第二设定高度范围内的掺杂浓度，对栅漏电容进行优化，使其在低漏源电压条件下的栅漏电容增大，避免出现低漏源电压下栅漏电容凹坑的现象。避免出现低漏源电压下栅漏电容凹坑的现象。避免出现低漏源电压下栅漏电容凹坑的现象。

【技术实现步骤摘要】
超结VDMOS器件及其制备方法、电子设备


[0001]本申请涉及半导体领域，更具体地涉及一种超结VDMOS器件及其制备方法、电子设备。

技术介绍

[0002]现有制备超结VDMOS(垂直双扩散金属
‑
氧化物半导体场效应晶体管)器件中的超结结构时，通常采用多次外延形成的超结结构的方式。在多次外延生长形成的超结结构过程为：生长一层外延层，各进行一道N和P的离子注入，形成N柱和P柱；多次重复相同厚度的外延层的生长和离子注入的步骤，之后通过热过程推结形成浓度近似均匀分布的P柱—N柱交替排列的超结结构。但是，采用该方式制备出的超结VDMOS器件，在高漏源电压(Vds)下栅漏电容(Cgd)较小，且容易出现低漏源电压下栅漏电容凹坑的现象。

技术实现思路

[0003]为了解决上述问题中的至少一个而提出了本申请。根据本专利技术第一方面，提供了一种超结VDMOS器件，所述超结VDMOS器件包括：衬底和超结结构。其中，所述超结结构形成在所述衬底上；所述超结结构包括第一导电类型柱和第二导电类型柱；每个所述导电类型柱均贯穿所述超结结构在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超结VDMOS器件，其特征在于，包括：衬底；超结结构，形成在所述衬底上；其中，所述超结结构包括第一导电类型柱和第二导电类型柱；每个所述导电类型柱均贯穿所述超结结构在高度方向上相对的两个表面，且每个所述导电类型柱在所述超结结构的第一设定高度范围内的掺杂浓度均小于该所述导电类型柱在第二设定高度范围内的掺杂浓度。2.如权利要求1所述的超结VDMOS器件，其特征在于，所述第一设定高度范围为所述超结结构的1/2～3/4高度范围；所述第二设定高度范围为所述超结结构内除所述第一设定高度范围之外的其他高度范围。3.如权利要求1所述的超结VDMOS器件，其特征在于，所述第一导电类型柱为P型掺杂柱，所述第二导电类型柱为N型掺杂柱。4.如权利要求3所述的超结VDMOS器件，其特征在于，所述第一导电类型柱的掺杂浓度大于所述第二导电类型柱的掺杂浓度。5.如权利要求1所述的超结VDMOS器件，其特征在于，所述衬底为N型衬底。6.如权利要求1～5中任一项所述的超结VDMOS器件，其特征在于，所述超结结构还包括多层第一外延层；所述多层第一外延层依次层叠在所述衬底上；其中，每层所述第一外延层中均形成有所述第一导电类型柱和所述第二导电类型柱；任意相邻两层所述第一外延层中的所述第一导电类型柱层叠设置，任意相邻两层所述第一外延层中的所述第二导电类型柱层叠设置；所述多层第一外延层分为第一类第一外延层和第二类第一外延层，所述第一类第一外延层中每个所述第一外延层的厚度为第一厚度范围，所述第二类第一外延层中每个所述第一外延层的厚度为第二厚度范围；所述第一类第一外延层位于所述超结结构的所述第一设定高度范围内，所述第二类第一外延层位于所述超结结构的所述第二设定高度范围内；其中，所述第一厚度范围的最小值大于所述第二厚度范围的最大值，每个所述第一类导电类型柱在所述第一类第一外延层和所述第二类第一外延层中的掺杂量均相等，每个所述第二类导电类型柱在所述第一类第一外延层和所述第二类第一外延层中的掺杂量均相等。7.如权利要求6所述的...

【专利技术属性】
技术研发人员：张玉琦，戴银，任文珍，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：