一种数字锁相放大器的FPGA实现方法及系统技术方案

本说明书涉及数字信号处理技术领域，具体涉及一种数字锁相放大器的FPGA实现方法及系统。方法包括以下步骤：获取输入信号，输入信号包括待测信号以及参考输入信号，并对待测信号进行放大，得到待测输入信号；生成正弦参考信号，正弦参考信号基于待测输入信号产生或基于参考输入信号产生；FPGA对待测输入信号以及正弦参考信号进行混频、滤波以及幅角计算，并进行放大，将放大结果输出至计算机或其他设备。基于待测输入信号或基于参考输入信号产生正弦参考信号，大幅度降低了参考信号产生方式的复杂度，有效提高了电路信噪比，同时提升了数字锁相放大器的灵活度和稳定性，可广泛应用于弱信号测量领域中。弱信号测量领域中。弱信号测量领域中。

【技术实现步骤摘要】
一种数字锁相放大器的FPGA实现方法及系统


[0001]本说明书多个实施例涉及数字信号处理
，具体涉及一种数字锁相放大器的FPGA实现方法及系统。

技术介绍

[0002]锁相放大器(Lock
‑
in Amplifier，LIA)，也称为相位检测器，是一种可以从干扰极大的环境中分离出特定载波频率信号的放大器。锁相放大器采用零差检测方法和低通滤波技术，测量相对于周期性参考信号的信号幅值和相位。锁相测量方法可提取以参考频率为中心的指定频带内的信号，有效滤除所有其他频率分量。锁相放大器分为模拟锁相放大器(Analog Lock
‑
in Amplifier，ALIA)和数字锁相放大器(Digital Lock
‑
in Amplifier，DLIA)。模拟锁相放大器的核心算法通过模拟器件实现，比如模拟乘法器和模拟滤波器等。模拟锁相放大器存在严重的温漂，并且模拟锁相放大器会引入额外的电路噪声，这会降低系统的信噪比和稳定性等。随着数字技术的发展，当今的数字锁相放大器大多通过模拟数字转换器(Analog
‑
digital Converter，ADC)将待测模拟信号和输入参考信号转换为数字信号，然后通过数字信号处理器(Digital Signal Processor，DSP)完成锁相等一系列运算。数字锁相放大器具有稳定性强和设计灵活度高等优点，目前已经成为了锁相放大器发展的主流。
[0003]数字锁相放大器硬件电路主要分为待测输入信号通道和参考输入信号通道，现有的数字锁相放大器大多采用对参考输入信号进行模拟数字转换并通过数字锁相环和查找表等方法来产生参考信号，但这种产生参考信号的实现方法较为复杂，而且会受到数字锁相环和查找表中的量化误差等因素的影响，因此还需要进一步校准以保证精度。现有的数字锁相放大器还会采用用户直接输入频率字和相位字并在处理器内部产生参考信号，但这种产生参考信号的实现方法存在灵活度不足等技术问题。

技术实现思路

[0004]本说明书多个实施例所要解决的技术问题：目前数字锁相放大器存在参考信号的产生方式灵活度不足、实现较为复杂的技术问题，提出了一种数字锁相放大器的FPGA实现方法及系统，旨在增强数字锁相放大器产生参考信号的灵活度，降低产生参考信号的实现方式的复杂度，提高数字锁相放大器的性能。
[0005]为解决上述技术问题，本说明书多个实施例采用如下技术方案：一种数字锁相放大器的FPGA实现方法，包括以下步骤：
[0006]步骤S1，获取输入信号，所述输入信号包括待测信号以及参考输入信号，并对所述待测信号进行放大，得到待测输入信号；
[0007]步骤S2，生成正弦参考信号，所述正弦参考信号基于待测输入信号产生或基于参考输入信号产生；
[0008]步骤S3，FPGA对所述待测输入信号以及正弦参考信号进行混频、滤波以及幅角计
算，得到处理后的信号；
[0009]步骤S4，对处理后的信号进行放大，并将放大结果输出至计算机或其他设备。
[0010]本实施例的数字锁相放大器基于待测输入信号或基于参考输入信号产生正弦参考信号，将正弦参考信号的产生通过数字化实现，相较于现有技术采用数字锁相环和查找表等产生参考信号的方法，大幅度降低了参考信号产生方式的复杂度，有效提高了电路信噪比，同时提升了数字锁相放大器的灵活度和稳定性，可广泛应用于弱信号测量领域中。
[0011]作为优选，所述数字锁相放大器包括数字频率合成器，所述FPGA内部包括FFT IP核，步骤S2中，基于待测输入信号产生正弦参考信号的方法包括：
[0012]步骤S201，对所述待测输入信号进行采样频率检测以及信号长度检测；
[0013]步骤S202，根据采样频率检测结果以及信号长度检测结果，确定FFT的点数；
[0014]步骤S203，将待测输入信号转换为数字信号，并将所述数字信号送入FPGA内部的FFT IP核中进行快速傅里叶变换，输出待测输入信号的频谱信息，所述频谱信息包括各个频率分量的幅度信息；
[0015]步骤S204，查找所述频谱信息中幅度最大的频率分量的位置，确定待测输入信号的中心频率；
[0016]步骤S205，将待测输入信号的中心频率转换为第一频率字并输入至数字频率合成器，同时将预设的第一相位字输入至数字频率合成器，输出相位差为90
°
的正弦参考信号。
[0017]作为优选，所述数字锁相放大器包括数字频率合成器以及梳状低通滤波器，所述FPGA内部包括TDC，步骤S2中，基于参考输入信号产生正弦参考信号的方法包括：
[0018]步骤S211，将参考输入信号转换为数字脉冲信号，并将所述数字脉冲信号送入FPGA内部的TDC中进行频率测量，输出参考输入信号的频率；
[0019]步骤S212，将参考输入信号的频率转换为第二频率字并输入至数字频率合成器，输出正弦波信号；
[0020]步骤S213，对所述正弦波信号与参考输入信号进行乘积运算，并将乘积运算后的信号送入梳状低通滤波器，得到相位差信息；
[0021]步骤S214，对所述相位差信息进行相位锁定，得到锁定的相位字信息，记为第二相位字；
[0022]步骤S215，将第二频率字以及第二相位字输入至数字频率合成器，输出相位差为90
°
的正弦参考信号。
[0023]作为优选，所述TDC包括D触发器以及多级进位链步骤S211中，将所述数字脉冲信号送入FPGA内部的TDC中进行频率测量，输出参考输入信号的频率的方法具体包括：
[0024]获取所述数字脉冲信号的周期，对数字脉冲信号锁存N个周期，形成开窗信号；
[0025]将所述开窗信号输入多级进位链，使用D触发器锁存多级进位链上开窗信号的电平值，并根据电平值的跳变状态得到开窗信号的前沿时间以及后沿时间；
[0026]将所述开窗信号的前沿时间以及后沿时间转换为二进制数值，并对转换后的二进制数值求差值，将得到的差值记为开窗信号的宽度T
ω
；
[0027]将开窗期间数字脉冲信号的周期数N除以开窗信号的宽度T
ω
，得到参考输入信号的频率。
[0028]作为优选，所述FPGA内部还包括PID控制模块，步骤S214中，对所述相位差信息进
行相位锁定的方法具体包括：
[0029]对所述相位差信息进行解调，并计算出参考输入信号和正弦波信号之间的相位差值；
[0030]若所述相位差值为0，则表示正弦波信号与参考输入信号相位一致，即完成相位锁定，若所述相位差值不为0，则执行以下步骤：
[0031]将所述相位差值输入至PID控制模块中，输出相应的PID控制量；
[0032]将所述PID控制量作为相位调节信号，调节所述正弦波信号的相位，直至正弦波信号的相位与参考输入信号相位对齐，即完成相位锁定。
[0033]作为优选，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字锁相放大器的FPGA实现方法，其特征在于，包括以下步骤：步骤S1，获取输入信号，所述输入信号包括待测信号以及参考输入信号，并对所述待测信号进行放大，得到待测输入信号；步骤S2，生成正弦参考信号，所述正弦参考信号基于待测输入信号产生或基于参考输入信号产生；步骤S3，FPGA对所述待测输入信号以及正弦参考信号进行混频、滤波以及幅角计算，得到处理后的信号；步骤S4，对处理后的信号进行放大，并将放大结果输出至计算机或其他设备。2.如权利要求1所述的一种数字锁相放大器的FPGA实现方法，其特征在于，所述数字锁相放大器包括数字频率合成器，所述FPGA内部包括FFT IP核，步骤S2中，基于待测输入信号产生正弦参考信号的方法包括：步骤S201，对所述待测输入信号进行采样频率检测以及信号长度检测；步骤S202，根据采样频率检测结果以及信号长度检测结果，确定FFT的点数；步骤S203，将待测输入信号转换为数字信号，并将所述数字信号送入FPGA内部的FFT IP核中进行快速傅里叶变换，输出待测输入信号的频谱信息，所述频谱信息包括各个频率分量的幅度信息；步骤S204，查找所述频谱信息中幅度最大的频率分量的位置，确定待测输入信号的中心频率；步骤S205，将待测输入信号的中心频率转换为第一频率字并输入至数字频率合成器，同时将预设的第一相位字输入至数字频率合成器，输出相位差为90
°
的正弦参考信号。3.如权利要求1所述的一种数字锁相放大器的FPGA实现方法，其特征在于，所述数字锁相放大器包括数字频率合成器以及梳状低通滤波器，所述FPGA内部包括TDC，步骤S2中，基于参考输入信号产生正弦参考信号的方法包括：步骤S211，将参考输入信号转换为数字脉冲信号，并将所述数字脉冲信号送入FPGA内部的TDC中进行频率测量，输出参考输入信号的频率；步骤S212，将参考输入信号的频率转换为第二频率字并输入至数字频率合成器，输出正弦波信号；步骤S213，对所述正弦波信号与参考输入信号进行乘积运算，并将乘积运算后的信号送入梳状低通滤波器，得到相位差信息；步骤S214，对所述相位差信息进行相位锁定，得到锁定的相位字信息，记为第二相位字；步骤S215，将第二频率字以及第二相位字输入至数字频率合成器，输出相位差为90
°
的正弦参考信号。4.如权利要求3所述的一种数字锁相放大器的FPGA实现方法，其特征在于，所述TDC包括D触发器以及多级进位链，步骤S211中，将所述数字脉冲信号送入FPGA内部的TDC中进行频率测量，输出参考输入信号的频率的方法具体包括：获取所述数字脉冲信号的周期，对数字脉冲信号锁存N个周期，形成开窗信号；将所述开窗信号输入多级进位链，使用D触发器锁存多级进位链上开窗信号的电平值，并根据电平值的跳变状态得到开窗信号的前沿时间以及后沿时间；
将所述开窗信号的前沿时间以及后沿时间转换为二进制数值，并对转换后的二进制数值求差值，将得到的差值记为开窗信号的宽度T
ω
；将开窗期间数字脉冲信号的周期数N除以开窗信...

【专利技术属性】
技术研发人员：马聪，罗路，赵晓坤，
申请(专利权)人：江苏皮纳科技有限公司，
类型：发明
国别省市：