波形信号生成方法、系统、终端及存储介质技术方案

本发明专利技术涉及波形产生器技术领域，具体提供一种波形信号生成方法、系统、终端及存储介质，包括：解析目标波形的波形参数，所述波形参数包括周期、波形函数、限值；根据控制芯片的计算速度与模数转换芯片的计算速度的比例在目标波形的单个周期内选取多个时刻作为输出点；根据所述波形参数和输出点的时刻计算输出点的波形数据；在计数器触发采样时将相应输出点的波形数据输出至模数转换芯片，以生成制波所需的模拟信号。本发明专利技术通过对目标波形的波形参数进行解析和计算，预先生成每次可以输出的一套波形数据，无需存储大量数据，且相较于预先存储波形数据表的方式，灵活计算波形数据能够提升波形分辨率和精度。升波形分辨率和精度。升波形分辨率和精度。

【技术实现步骤摘要】
波形信号生成方法、系统、终端及存储介质


[0001]本专利技术属于波形产生器
，具体涉及一种波形信号生成方法、系统、终端及存储介质。

技术介绍

[0002]波形产生器是一种能够产生各种信号波形的装置，通常被用于各种电子测试、量测、仪器等应用领域。波形产生器可以产生多种形状的信号波形，例如正弦波、方波、三角波、锯齿波等等。这些波形可以根据需要进行调整，例如频率、振幅、相位等参数。为结合产生高速波形与弹性的波形变化，目前多种应用皆使用FPGA作为波形产生器，称之为数字信号产生器(DDS)电路。DDS是一种可编程数字信号产生器，通常由累加器、相位纪录器、取样器、DAC等电路组成。它可以根据输入的参数产生各种形状的波形信号。在制波时，通常是预先把想产生的波形放入FPGA内部的RAM或外部存储装置里，接着依需求依序读取RAM里的数值作为波形的更新数据输出给DAC产生波形(称之为查表法)。
[0003]查表法存在以下缺点：资源占用较高：查表法的波形产生器需要将要产生的波形信号存储在数据表中，因此会占用较多的存储空间，可能需要更多的RAM资源支持。不支持动态调整波形参数：由于查表法的波形产生器是通过查表的方式实现波形信号的，因此不支持在运行时动态调整波形参数。如果需要调整波形参数，需要重新建立数据表，这可能会造成较大的计算和存储开销。复杂波形产生困难：如果需要产生复杂的波形信号，需要在数据表中存储更多的数据，这可能会导致复杂的波形产生困难。

技术实现思路

[0004]针对现有技术的上述不足，本专利技术提供一种波形信号生成方法、系统、终端及存储介质，以解决查表法存在的存储资源需求高且波形分辨率受限的技术问题。
[0005]第一方面，本专利技术提供一种波形信号生成方法，包括：
[0006]解析目标波形的波形参数，所述波形参数包括周期、波形函数、限值；
[0007]根据控制芯片的计算速度与模数转换芯片的计算速度的比例在目标波形的单个周期内选取多个时刻作为输出点；
[0008]根据所述波形参数和输出点的时刻计算输出点的波形数据；
[0009]在计数器触发采样时将相应输出点的波形数据输出至模数转换芯片，以生成制波所需的模拟信号。
[0010]在一个可选的实施方式中，解析目标波形的波形参数，包括：
[0011]判断目标波形的波形函数是否为连续函数：
[0012]若是，则将连续函数发送至模数转换芯片；
[0013]若否，则解析目标波形的单个周期的波形函数、最大值与最小值、转折点位置。
[0014]在一个可选的实施方式中，根据控制芯片的计算速度与模数转换芯片的计算速度的比例在目标波形的单个周期内选取多个时刻作为输出点，包括：
[0015]从寄存器读取控制芯片固有参数，并从固有参数中提取内频速度；
[0016]采集模数转换芯片的采样速度；
[0017]计算采用速度与内频速度的商，并将商值向下取整得到倍数值；
[0018]在单个周期设置24个候选点，用24除以所述倍数值得到输出点数量；
[0019]从24个候选点中依次筛选出均匀分布的输出点，并设置各输出点对应的计数器值。
[0020]在一个可选的实施方式中，在单个周期设置24个候选点，包括：
[0021]先将目标波形的端点设置为初始候选点；
[0022]基于相邻的初始候选点之间的时间长度，均匀分配剩余候选点，确保相邻候选点之间的时间长度相同。
[0023]在一个可选的实施方式中，从24个候选点中依次筛选出均匀分布的输出点，并设置各输出点对应的计数器值，包括：
[0024]将目标波形开始端点处的候选点作为第一个输出点，设定第一个输出点的计数器值为0；
[0025]将倍数值与1的差值输出为相邻输出点之间的候选点数量；
[0026]基于相邻输出点之间的候选点数量从依次排序的候选点中依次筛选出输出点；
[0027]按照在单个周期的目标波形中的先后位置为输出点进行排序，将输出点排序序号减1后与倍数值设定为输出点的计数器值。
[0028]在一个可选的实施方式中，根据所述波形参数和输出点的时刻计算输出点的波形数据，包括：
[0029]根据输出点的计数器值与相邻候选点之间的时间长度的乘积计算输出点的时刻值；
[0030]根据所述时刻值和目标波形的波形函数及限值计算输出点的波形值；
[0031]将输出点与下一相邻输出点之间的候选点绑定为输出点的采样点，计算采样点的波形值，并将输出点和采样点对应的计数器值和波形值分配为输出点对应的波形数据。
[0032]在一个可选的实施方式中，在计数器触发采样时将相应输出点的波形数据输出至模数转换芯片，以生成制波所需的模拟信号，包括：
[0033]监控计数器的计数值，若所述计数值与输出点的计数器值一致，则将输出点的波形数据输出至模数转换芯片；所述计数器在计时时间达到相邻候选点之间的时间长度的整数倍时将倍数刷新为计数值，并在计数值达到23时归零。
[0034]第二方面，本专利技术提供一种波形信号生成系统，包括：
[0035]波形解析模块，用于解析目标波形的波形参数，所述波形参数包括周期、波形函数、限值；
[0036]节点分配模块，用于根据控制芯片的计算速度与模数转换芯片的计算速度的比例在目标波形的单个周期内选取多个时刻作为输出点；
[0037]数据计算模块，用于根据所述波形参数和输出点的时刻计算输出点的波形数据；
[0038]数据输出模块，用于在计数器触发采样时将相应输出点的波形数据输出至模数转换芯片，以生成制波所需的模拟信号。
[0039]在一个可选的实施方式中，波形解析模块包括：
[0040]类型判断单元，用于判断目标波形的波形函数是否为连续函数；
[0041]函数发送单元，用于若目标波形的波形函数为连续函数，则将连续函数发送至模数转换芯片；
[0042]函数解析单元，用于若目标波形的波形函数不是连续函数，则解析目标波形的单个周期的波形函数、最大值与最小值、转折点位置。
[0043]在一个可选的实施方式中，节点分配模块包括：
[0044]第一获取单元，用于从寄存器读取控制芯片固有参数，并从固有参数中提取内频速度；
[0045]第二获取单元，用于采集模数转换芯片的采样速度；
[0046]速度计算单元，用于计算采用速度与内频速度的商，并将商值向下取整得到倍数值；
[0047]数量计算单元，用于在单个周期设置24个候选点，用24除以所述倍数值得到输出点数量；
[0048]节点筛选单元，用于从24个候选点中依次筛选出均匀分布的输出点，并设置各输出点对应的计数器值。
[0049]在一个可选的实施方式中，数量计算单元包括：
[0050]初始设置子单元，用于先将目标波形的端点设置为初始候选点；
[0051]均匀设置子单元，用于基于相邻的初始候选点本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种波形信号生成方法，其特征在于，包括：解析目标波形的波形参数，所述波形参数包括周期、波形函数、限值；根据控制芯片的计算速度与模数转换芯片的计算速度的比例在目标波形的单个周期内选取多个时刻作为输出点；根据所述波形参数和输出点的时刻计算输出点的波形数据；在计数器触发采样时将相应输出点的波形数据输出至模数转换芯片，以生成制波所需的模拟信号。2.根据权利要求1所述的方法，其特征在于，解析目标波形的波形参数，包括：判断目标波形是否为连续函数：若是，则将连续函数发送至模数转换芯片；若否，则解析目标波形的单个周期的波形函数、最大值与最小值、转折点位置。3.根据权利要求1所述的方法，其特征在于，根据控制芯片的计算速度与模数转换芯片的计算速度的比例在目标波形的单个周期内选取多个时刻作为输出点，包括：从寄存器读取控制芯片固有参数，并从固有参数中提取内频速度；采集模数转换芯片的采样速度；计算采用速度与内频速度的商，并将商值向下取整得到倍数值；在单个周期设置24个候选点，用24除以所述倍数值得到输出点数量；从24个候选点中依次筛选出均匀分布的输出点，得到各输出点对应的计数器值。4.根据权利要求3所述的方法，其特征在于，在单个周期设置24个候选点，包括：先将目标波形的端点设置为初始候选点；基于相邻的初始候选点之间的时间长度，均匀分配剩余候选点，确保相邻候选点之间的时间长度相同。5.根据权利要求3所述的方法，其特征在于，从24个候选点中依次筛选出均匀分布的输出点，得到各输出点对应的计数器值，包括：将目标波形开始端点处的候选点作为第一个输出点，设定第一个输出点的计数器值为0；将倍数值与1的差值输出为相邻输出点之间的候选点数量；基于相邻输出点之间的候选点数量从依次排序的候选点中依次筛选出输出点；按照在单个周期的目标波形中的先后位置为输出点进行排序，将输出点排序序号减1后与倍数值设...

【专利技术属性】
技术研发人员：张旭佑，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：