芯片测试选择电路及芯片测试系统技术方案

本实用新型专利技术提供一种芯片测试选择电路及芯片测试系统，包括：控制信号产生单元以及选择单元；控制信号产生单元的输入端连接输入信号，输出端连接选择单元的输入端，基于输入信号发出相应的控制信号；选择单元连接控制信号，并基于控制信号产生选择信号，基于所述选择信号选通相应的测试通道进行芯片测试。本实用新型专利技术可以实现在芯片测试箱外，通过单片机控制完成对大规模芯片的测试工作，在避免了外部干扰对采集数据的影响的同时，实现了芯片的自动测试以及单个检测的设置，操作简便。操作简便。操作简便。

【技术实现步骤摘要】
芯片测试选择电路及芯片测试系统


[0001]本技术涉及芯片测试领域，特别是涉及一种芯片测试选择电路及芯片测试系统。

技术介绍

[0002]随着芯片的复杂度越来越高，为了设计的芯片或者出厂的芯片没有问题，需要在芯片制造完毕后进行测试，进而确保功能的完整性。为了保证芯片测试的准确性，通常情况下，会将芯片设置在在恒温的芯片测试箱内进行测试，且由于每次只能测试一颗或数颗芯片，在获取数据后如果要对其他芯片继续测试，就得打开测试箱进行更换，那么在更换芯片的过程中，测试箱内的温度就会受到外部的影响，可能存在温度波动而导致接下来采集的数据存在偏差。除此之外，由于芯片测试箱的内部温度设置较高，在这种高温条件下来回更换芯片并不是很容易。
[0003]此外，往往一款芯片的测试任务会数以千计，如果人工来回换取芯片，不仅工作量大、效率低下，而且重复性的操作更会让人心生疲惫。
[0004]因此，提供一种能在高温条件下进行大规模测试，并且采集数据稳定可靠的芯片测试选择电路及芯片测试系统就显得尤为重要。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本技术的目的在于提供一种芯片测试选择电路及芯片测试系统，用于解决现有技术中逐次更换芯片测试效率低、温度不均带来的采集数据偏差等问题。
[0006]为实现上述目的及其他相关目的，本技术提供一种芯片测试选择电路，包括：控制信号产生单元以及选择单元；
[0007]所述控制信号产生单元的输入端连接输入信号，输出端连接所述选择单元的输入端，基于所述输入信号发出相应的控制信号；
[0008]所述选择单元连接所述控制信号，并基于所述控制信号产生选择信号，基于所述选择信号选通相应的测试通道进行芯片测试。
[0009]可选地，所述选择单元包括N个移位寄存器以及M个选择开关；各移位寄存器串联，第1级移位寄存器的输入端连接所述控制信号；所述控制信号包括N个串行的控制指令，各控制指令均包括L位信号位；各移位寄存器依次接收一控制指令并将对应控制指令转换为L位并行信号通过并行数据输出端口输出；各移位寄存器的并行数据输出端口分别连接对应的选择开关；所述选择开关的数量满足：M＝N
×
L；其中，M、N、L均为大于等于2的自然数；各选择开关的输出端输出所述选择信号，基于所述选择信号导通测试通道。
[0010]可选地，所述选择单元包括1个移位寄存器以及M个选择开关；所述移位寄存器设置有L个并行数据输出端口；所述控制信号包括1个控制指令；所述控制指令为L位；移位寄存器接收所述控制指令并转换为L位并行信号通过所述并行数据输出端口输出；所述移位
寄存器的并行数据输出端口分别连接对应的选择开关；所述选择开关的数量满足：M＝L；其中，M、L均为大于等于2的自然数；各选择开关的输出端输出所述选择信号，基于所述控制信号导通测试通道。
[0011]可选地，所述选择开关设置为双开双闭继电器。
[0012]可选地，所述选择单元还包括与所述移位寄存器一一对应的NMOS管；所述NMOS管设置在各移位寄存器与对应的选择开关之间；所述NMOS管的栅极连接所述控制信号，源极连接所述选择开关的控制端，漏极连接第一电压。
[0013]可选地，所述控制信号产生单元设置为微控制器。
[0014]可选地，所述芯片测试选择电路还设置有输入机构；所述输入机构的输出端连接所述控制信号产生单元，为所述控制信号产生单元提供输入信号。
[0015]可选地，所述芯片测试选择电路还设置有显示屏；所述显示屏连接所述控制信号产生单元，显示所述控制信号。
[0016]为实现上述目的及其他相关目的，本技术提供一种芯片测试系统，包括：芯片测试箱、测试模块以及上述所述的芯片测试选择电路；
[0017]所述测试模块设置于所述芯片测试箱的内部，包括P个芯片测试接口以及M个待测试芯片；各待测试芯片通过测试通道与对应芯片测试接口连接，且基于所述选择信号使得各芯片测试接口与对应的待测试芯片导通；其中，M为大于等于2的自然数，P为大于等于1且小于等于M的自然数；所述芯片测试选择电路设置在所述芯片测试箱的外部。
[0018]可选地，所述芯片测试箱内部的传输线为耐高温传输线。
[0019]如上所述，本技术的芯片测试选择电路及芯片测试系统，具有以下有益效果：
[0020]1、本技术的芯片测试选择电路及芯片测试系统可以实现在芯片测试箱外，通过单片机控制完成对大规模芯片的测试工作，不需要逐次更换芯片，也不需要打开芯片测试箱，避免了外部干扰对采集数据的影响。
[0021]2、本技术的芯片测试选择电路及芯片测试系统不仅可以快速定位到某个芯片进行测试，还可以实现全芯片的自动测试，即一组数据测试完成后自动进行下一组数据的获取。若存在某颗芯片的数据误差较大，便可通过快速定位的方式找到该芯片进行重新测试，这种模式非常的高效便捷。
[0022]3、本技术的芯片测试选择电路及芯片测试系统结构简单、操作简便，具有低噪声、低功耗、响应速度快的特点，不仅采集的数据准确，不会受到人为的干扰，而且效率极高，非常适用于大规模的芯片测试情况。
附图说明
[0023]图1显示为本技术的芯片测试系统的电路结构示意图。
[0024]图2显示为本技术的芯片测试选择电路的结构示意图。
[0025]图3显示为本技术的移位寄存器的工作原理示意图。
[0026]图4显示为本技术的芯片测试电路的结构示意图。
[0027]图5显示为本技术的芯片测试系统的流程图。
[0028]元件标号说明
[0029]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯片测试系统
[0030]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯片测试选择电路
[0031]111
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
控制信号产生单元
[0032]112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
选择单元
[0033]1121
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
移位寄存器
[0034]1122
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
继电器
[0035]1123
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
NMOS管
[0036]113
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输入机构
[0037]114
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电源模块
[0038]115
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
显示屏
[0039]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
测试模块
具体实施方式
[0040]以下通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试选择电路，其特征在于，所述芯片测试选择电路至少包括：控制信号产生单元以及选择单元；所述控制信号产生单元的输入端连接输入信号，输出端连接所述选择单元的输入端，基于所述输入信号发出相应的控制信号；所述选择单元连接所述控制信号，并基于所述控制信号产生选择信号，基于所述选择信号选通相应的测试通道进行芯片测试。2.根据权利要求1所述的芯片测试选择电路，其特征在于：所述选择单元包括N个移位寄存器以及M个选择开关；各移位寄存器串联，第1级移位寄存器的输入端连接所述控制信号；所述控制信号包括N个串行的控制指令，各控制指令均包括L位信号位；各移位寄存器依次接收一控制指令并将对应控制指令转换为L位并行信号通过并行数据输出端口输出；各移位寄存器的并行数据输出端口分别连接对应的选择开关；所述选择开关的数量满足：M＝N
×
L；其中，M、N、L均为大于等于2的自然数；各选择开关的输出端输出所述选择信号，基于所述选择信号导通测试通道。3.根据权利要求1所述的芯片测试选择电路，其特征在于：所述选择单元包括1个移位寄存器以及M个选择开关；所述移位寄存器设置有L个并行数据输出端口；所述控制信号包括1个控制指令；所述控制指令为L位；移位寄存器接收所述控制指令并转换为L位并行信号通过所述并行数据输出端口输出；所述移位寄存器的并行数据输出端口分别连接对应的选择开关；所述选择开关的数量满足：M＝L；其中，M、L均为大于等于2的自然数；各选择开关的输出端输出所述选择信号，基于所述控制信号导通测...

【专利技术属性】
技术研发人员：李孝琛，阮洁娜，崔凤敏，许佳佳，
申请(专利权)人：上海南麟电子股份有限公司，
类型：新型
国别省市：