时序信息的处理方法及装置、计算装置和存储介质制造方法及图纸

本发明专利技术公开了一种时序信息的处理方法及装置、计算装置和存储介质。根据本发明专利技术实施例的时序信息的处理方法，包括获取所需的时序信息；对所述时序信息进行拟合，建立关于所述时序信息的拟合模型，其中，所述拟合模型表征所述时序信息。根据本发明专利技术实施例的时序信息的处理方法及装置、计算装置和存储介质，减少了仿真过程中所需的数据量，提高了仿真效率。提高了仿真效率。提高了仿真效率。

【技术实现步骤摘要】
时序信息的处理方法及装置、计算装置和存储介质


[0001]本专利技术涉及EDA(Electronics Design Automation，电子设计自动化)
，特别涉及一种时序信息的处理方法及装置、计算装置和存储介质。

技术介绍

[0002]在集成电路的设计过程中，为了保障芯片的功能准确，性能达标，在芯片T0之前需要进行静态时序分析(STA)。静态时序分析需要的重要输入就是单元库及IP的时序信息。当然，在集成电路的设计过程中，还包括很多涉及到时序信息的环节。
[0003]在现有技术中，时序信息都是以查找表的形式描述。但是以查找表的形式描述时序信息，数据量通常都很庞大，对于数据的生成(K库)、数据的验证、数据的管理以及数据的使用都构成了非常大的挑战。现有方法通常需要消耗较多的CPU(central processing unit，中央处理器)、内存以及非常长的运行时间，数据本身的规模也对存储空间造成较大挑战。此外，现有方法的另一个问题是数据表的格点不可能无限密集，绝大多数情况下STA工具必须通过线性插值来进行，无法严格保证STA的准确性。
[0004]因此，希望能有一种新的时序信息的处理方法及装置、计算装置和存储介质，能够克服上述问题。

技术实现思路

[0005]鉴于上述问题，本专利技术的目的在于提供一种时序信息的处理方法及装置、计算装置和存储介质，特别是一种涉及到标准单元库及IP的时序表征，静态时序分析，标准单元库及IP的时序准确性的高效表征和使用时序信息的方法，从而减少了仿真过程中所需的数据量，提高了仿真效率。
[0006]根据本专利技术的一方面，提供一种时序信息的处理方法，包括：
[0007]获取所需的时序信息；
[0008]对所述时序信息进行拟合，建立关于所述时序信息的拟合模型，
[0009]其中，所述拟合模型表征所述时序信息。
[0010]可选地，所述处理方法还包括建立包括多个拟合模型模板的拟合模型模板库；
[0011]所述时序信息包括第一时序信息组和第二时序信息组；所述对所述时序信息进行拟合，建立关于所述时序信息的拟合模型包括：
[0012]根据所述第一时序信息组中的时序信息，确定所述第一时序信息组对应的第一拟合模型模板；
[0013]根据所述第一拟合模型模板对所述第一时序信息组中的时序信息进行拟合，建立关于所述第一时序信息组的第一拟合模型以表征所述第一时序信息组中的时序信息；以及
[0014]根据所述第二时序信息组中的时序信息，确定所述第二时序信息组对应的第二拟合模型模板；
[0015]根据所述第二拟合模型模板对所述第二时序信息组中的时序信息进行拟合，建立
关于所述第二时序信息组的第二拟合模型以表征所述第二时序信息组中的时序信息。
[0016]可选地，所述拟合模型模板包括选自多项式模型、指数模型、对数模型和分段函数模型中的至少一种。
[0017]可选地，所述处理方法还包括：
[0018]获取所述拟合模型中的参数；
[0019]根据所述参数进行时序分析和/或功耗分析。
[0020]可选地，所述对所述时序信息进行拟合，建立关于所述时序信息的拟合模型包括：
[0021]对所述时序信息进行多项式拟合，得到所述拟合模型。
[0022]可选地，所述拟合模型为关于所述时序信息的多项式方程；
[0023]所述处理方法还包括：
[0024]获取时序图和/或时序路径中的多项式；
[0025]根据所述时序图和/或时序路径中的多项式以及所述关于所述时序信息的多项式方程，建立时序矩阵；
[0026]根据所述时序矩阵进行静态时序分析。
[0027]可选地，所述对所述时序信息进行拟合，建立关于所述时序信息的拟合模型包括：
[0028]确定偏离阈值；
[0029]根据所述时序信息得到对应的拟合模型模板；
[0030]根据所述对应的拟合模型模板对所述时序信息进行预拟合，得到偏离值大于所述偏离阈值的偏离时序信息；以及
[0031]对去除所述偏离时序信息的时序信息进行拟合，得到所述拟合模型。
[0032]可选地，所述处理方法还包括：
[0033]建立包括多个拟合模型模板的拟合模型模板库；
[0034]根据所述时序信息得到对应的拟合模型模板；
[0035]根据所述对应的拟合模型模板中的参数建立关于所述时序信息的时序库。
[0036]可选地，所述处理方法还包括：
[0037]获取已有时序库；
[0038]根据所述拟合模型对应的拟合模型模板对所述已有时序库进行预拟合，得到所述已有时序库中的无效数据，
[0039]其中，所述无效数据包括错误数据和/或偏离数据和/或冗余数据。
[0040]根据本专利技术的另一方面，提供一种时序信息的处理装置，包括：
[0041]获取模块，用于获取所需的时序信息；以及
[0042]拟合模块，用于对所述时序信息进行拟合，建立关于所述时序信息的拟合模型，其中，所述拟合模型表征所述时序信息。
[0043]根据本专利技术的再一方面，提供一种计算装置，包括：处理器；存储器，用于存储一个或多个程序，其中，当所述一个或多个程序被所述处理器执行，使得所述处理器实现如上所述的时序信息的处理方法。
[0044]根据本专利技术的又一方面，提供一种计算机可读存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如上所述的时序信息的处理方法。
[0045]根据本专利技术实施例的时序信息的处理方法及装置、计算装置和存储介质，对仿真
所需的时序信息进行拟合，得到拟合模型以表征时序信息，能够减少表征时序信息所需的数据量。
[0046]进一步地，根据表征时序信息的拟合模型进行仿真，减少了仿真过程中所需的数据量，提高了仿真效率。
[0047]进一步地，对已有时序库中的时序信息应用拟合模型，能够减少表格的点数，起到数据压缩和精简的效果。
[0048]进一步地，对已有时序库中的时序信息应用拟合模型，能够快速检查出表格中的异常点，可以在没有任何参考值的情况下，快速筛选出偏离拟合结果较大的点。
[0049]进一步地，用一类多项式来描述原本逐个点表述的数据，极大减少了时序(特征)库所需数据量。
[0050]进一步地，基于拟合得到的拟合模型，时序库的提取工作就转化成拟合模型的提参工作，可以减少时序库提取工作量。
[0051]进一步地，基于拟合得到的拟合模型，进行静态时序分析，可以显著减少内存使用；再进一步地，在静态时序分析阶段，将时序图或时序路径中的多项式与拟合模型组成时序矩阵进行求解，提高了时序计算的效率并减少了内存占用。
附图说明
[0052]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0053]图1示出了根据本专利技术实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时序信息的处理方法，包括：获取所需的时序信息；对所述时序信息进行拟合，建立关于所述时序信息的拟合模型，其中，所述拟合模型表征所述时序信息。2.根据权利要求1所述的处理方法，其中，所述处理方法还包括建立包括多个拟合模型模板的拟合模型模板库；所述时序信息包括第一时序信息组和第二时序信息组；所述对所述时序信息进行拟合，建立关于所述时序信息的拟合模型包括：根据所述第一时序信息组中的时序信息，确定所述第一时序信息组对应的第一拟合模型模板；根据所述第一拟合模型模板对所述第一时序信息组中的时序信息进行拟合，建立关于所述第一时序信息组的第一拟合模型以表征所述第一时序信息组中的时序信息；以及根据所述第二时序信息组中的时序信息，确定所述第二时序信息组对应的第二拟合模型模板；根据所述第二拟合模型模板对所述第二时序信息组中的时序信息进行拟合，建立关于所述第二时序信息组的第二拟合模型以表征所述第二时序信息组中的时序信息。3.根据权利要求2所述的处理方法，其中，所述拟合模型模板包括选自多项式模型、指数模型、对数模型和分段函数模型中的至少一种。4.根据权利要求1所述的处理方法，其中，所述处理方法还包括：获取所述拟合模型中的参数；根据所述参数进行时序分析和/或功耗分析。5.根据权利要求1所述的处理方法，其中，所述对所述时序信息进行拟合，建立关于所述时序信息的拟合模型包括：对所述时序信息进行多项式拟合，得到所述拟合模型。6.根据权利要求1所述的处理方法，其中，所述拟合模型为关于所述时序信息的多项式方程；所述处理方法还包括：获取时序图和/或时序路径中的多项式；根据所述时序图和/或...

【专利技术属性】
技术研发人员：王俊，汤斌，夏洋洋，
申请(专利权)人：北京华大九天科技股份有限公司，
类型：发明
国别省市：