一种高速IO的ESD结构制造技术

本发明专利技术公开了一种高速IO的ESD结构，涉及半导体集成电路技术领域，包括：I/O接口、反偏二极管、正向ESD保护装置、内部电路；I/O接口与内部电路通过正向ESD保护装置连接；I/O接口与接地端口之间设有反偏二极管；正向ESD保护装置与接地端口连接；其中正向ESD保护装置包括导引ESD管、SCR结构、电位偏置模块。本发明专利技术采用集成电路工艺中简单的器件搭建实现，结构紧凑，可以用相对很小的ESD器件面积来实现，同时在保证高频开关信号有效带宽的同时，实现系统高ESD保护能力。高ESD保护能力。高ESD保护能力。

【技术实现步骤摘要】
一种高速IO的ESD结构


[0001]本专利技术涉及半导体集成电路
，更具体的说是涉及一种高速IO的ESD结构。

技术介绍

[0002]静电放电(ESD)是造成集成电路(IC)失效的一大主因。ESD是指积累的电荷能量以纳秒级的速度实现对IC管脚接口放电，形成瞬间的峰值大电流冲击。根据ESD作用的对象不同，又分为了芯片级ESD和系统级ESD，系统级ESD在JDEC标准里分为了接触式放电和空气放电，一般最常见的系统级ESD能量等级为8KV接触式放电和15KV空气放电，不仅具有更快的峰值放电时间，且能量是芯片级的人体模式同标称等级能量的3倍以上。对于移动终端设备里广泛应用的集成电路高速接口IC而言，如高速USB，USB3.0Type
‑
C以及移动终端高清影音标准等等的IC接口，由于位于接口位置，容易受到系统ESD冲击的波及，对于芯片的ESD的防护水平存在着更高的要求，而另一方面，由于其通过的信号频率的带宽指标要求很高，对输入输出(I/O)接口上的ESD保护部分的寄生电容就同样有着严格的要求。为了满足高速信号的传输带宽，需要尽量减小接口和传输路径上对地电容造成的信号衰减，这就要求该高速I/O接口上的ESD保护器件有超低的对地电容，如何实现超低寄生容值的高ESD防护水平的保护是一个挑战，现有技术中通常是在接口处增加片外的低电容的TVS管，这种方法加入了额外的片外保护器件，增加了系统面积。集成式的保护一般采用了I/O接口对电源和对地的两个二极管的方案，但是二极管方案的缺点是正向ESD通路为ESD电流流经I/O接口对电源的正向二极管，然后到电源对地的钳位管，难以获得很高的ESD防护等级。如果达到系统ESD要求，不仅钳位管需要非常大的面积，而且I/O接口本地的电源节点到钳位管的电源节点之间的金属通道也需要画的非常宽以获得高的ESD电流能力，当I/O接口距离电源有一定距离时也同样会占用很大的额外面积。因此如何在保证高频开关信号有效带宽的超低电容时，实现系统高ESD保护能力是本领域技术人员亟需解决的问题。

技术实现思路

[0003]有鉴于此，本专利技术提供了一种高速IO的ESD结构，解决了上述问题。
[0004]为了实现上述目的，本专利技术提供如下技术方案：
[0005]一种高速IO的ESD结构，包括：I/O接口、反偏二极管、正向ESD保护装置、内部电路；I/O接口与内部电路通过正向ESD保护装置连接；I/O接口与接地端口之间设有反偏二极管；正向ESD保护装置与接地端口连接。
[0006]可选的，正向ESD保护装置包括导引ESD管、SCR结构、电位偏置模块；导引ESD管和SCR结构之间设有电位偏置模块；导引ESD管连接于I/O接口与内部电路之间；电位偏置模块与内部电路连接；SCR结构分别与接地端口、反偏二极管连接。
[0007]可选的，导引ESD管包括一个及其以上的第一二极管，第一二极管的一端连接I/O接口与内部电路之间的节点；另一端与SCR结构连接。
[0008]可选的，电位偏置模块包括第二二极管和第一电阻；第二二极管与第一电阻串联；
第一电阻与导引ESD管、SCR结构之间的节点连接；第二二极管与内部电路连接。
[0009]可选的，电位偏置模块包括第一MOS管和第一电阻；第一电阻与导引ESD管、SCR结构之间的节点连接；第一MOS管与内部电路连接。
[0010]可选的，第一电阻的取值范围为10KΩ～10MΩ。
[0011]经由上述的技术方案可知，与现有技术相比，本专利技术公开了一种高速IO的ESD结构，采用集成电路工艺中简单的器件就可以搭建实现，结构紧凑，可以用相对很小的ESD器件面积来实现，同时在保证高频开关信号有效带宽的超低电容的同时，实现系统高ESD保护能力。
附图说明
[0012]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0013]图1为本专利技术的结构示意图；
[0014]图2为本专利技术的导引ESD管的一种结构示意图；
[0015]图3为本专利技术的导引ESD管的另一种结构示意图；
[0016]图4为本专利技术的电位偏置模块的一种结构示意图；
[0017]图5为本专利技术的电位偏置模块的另一种结构示意图；
[0018]图6为本专利技术的SCR结构的结构示意图；
[0019]其中，101为I/O接口；102为内部电路；103为反偏二极管；104为正向ESD保护装置；105为导引ESD管；106为SCR结构；107为电位偏置模块。
具体实施方式
[0020]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0021]本专利技术实施例公开了一种具有系统ESD保护能力的低电容ESD结构，如图1所示，该结构中使用了导引ESD管105与SCR结构106串联的结构构成了I/O接口101对地的正向ESD通路，串联结构的中间电位采用电位偏置模块107加一个高于I/O接口101最高工作电压的偏置电压。在正常工作时，以导引ESD管105为一个阳极接I/O接口101，阴极接串联SCR结构106中间节点的正向二极管的实施方案为例解释其原理，I/O接口101对该节点的ESD二极管呈现反偏状态，反偏二极管由于耗尽区展宽可以实现很小的电容，而且反偏下PN结耗尽层宽度与反偏电压成正比，偏置的电压比IO电压高越多该电容越小。那么在正向ESD通路中该电容与下方的SCR结构106电容串联，容值由其中更小的二极管反偏电容决定。因而正常工作时，从I/O接口101看到的ESD电容可实现很低的寄生电容。
[0022]而当正向ESD施加在该I/O接口101时，I/O接口101电位升高会到高于偏置电位，该正向ESD二极管可以正偏导通，下方的SCR结构106达到触发电压后也会导通，由于正偏二极
管和SCR结构106都具有很强的单位面积ESD电流泄放能力，所以能够用很小的面积实现相当大的ESD保护。本实施例中的SCR结构106通过一个带有漏极齐纳触发的MOS管降低触发电压的LVTSCR结构实现，由于高速信号的工作电压一般都不高，所以根据被保护电路的实际结构，在5V～9V触发可以满足大部分高速信号接口的ESD保护应用最高工作电压得需求。其结构简单高效，用相对很小的面积即可实现正反向可靠的芯片级ESD以及系统ESD防护能力。
[0023]本实施例的ESD保护电路结构如图1所示，I/O接口101与内部电路102连接。在IO接口101与内部电路102之间放置反偏二极管103实现I/O接口101对地的反向ESD泄本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速IO的ESD结构，其特征在于，包括：I/O接口(101)、反偏二极管(103)、正向ESD保护装置(104)、内部电路(102)；I/O接口(101)与内部电路(102)通过正向ESD保护装置(104)连接；I/O接口(101)与接地端口之间设有反偏二极管(103)；正向ESD保护装置(104)与接地端口连接。2.根据权利要求1所述的一种高速IO的ESD结构，其特征在于，正向ESD保护装置(104)包括导引ESD管(105)、SCR结构(106)、电位偏置模块(107)；导引ESD管(105)和SCR结构(106)之间设有电位偏置模块(107)；导引ESD管(105)连接于I/O接口(101)与内部电路(102)之间；电位偏置模块(107)与内部电路(102)连接；SCR结构(106)分别与接地端口、反偏二极管(103)连接。3.根据权利要求2所述的一...

【专利技术属性】
技术研发人员：吕宇强，
申请(专利权)人：上海帝迪集成电路设计有限公司，
类型：发明
国别省市：