一种高性能数据存取装置制造方法及图纸

本发明专利技术公开了一种高性能数据存取装置，本发明专利技术以PCIe总线接口或基于PCIe的仪器扩展总线接口来作为高性能数据存取装置的管理控制接口，并以一套基于FPGA的高速数据传输接口作为高性能数据存取装置与其他I/O模块之间，或多个级联或并联的高性能数据存取装置之间的高速数据传输通道，基于此，能够在兼顾模块的易用性、兼容性的同时，加强模块的数据传输能力、数据存取能力，以及与其他I/O模块的拓展配合能力，基于此，则可使得本发明专利技术在无需CPU介入调度的同时，具有高速数据存取、PCIe总线系统支持、可模块化扩展以及拓扑连接可变的特性，适应于在高速数据存取领域的大规模应用与推广。广。广。

【技术实现步骤摘要】
一种高性能数据存取装置


[0001]本专利技术属于数据通信以及数据存取
，具体涉及一种高性能数据存取装置。

技术介绍

[0002]随着模拟电路、数字电路和信号处理技术的快速发展，宽带射频信号采集、分析、处理和产生的需求正越来越多，很多行业和应用，都会涉及到宽带射频信号的采集、分析、处理和生成；如无线通信、卫星通信、导航、电子对抗、智能驾驶、气象预测等领域，且这些领域的应用都需要经常进行大量的试验和验证；同时，这些应用需要采集和分析的信号数据量也都非常大，以瞬时带宽1GHz的宽带射频信号为例，其产生的数据率为5GB/s(每个采样样本为2字节)，特别是在MIMO或相控阵射频系统的试验中，其往往需要多个通道同时采集、存储和产生信号，其数据率还会在5GB/s的基础上，再乘以对应通道的数量，如典型的8收8发的1GHz瞬时带宽的MIMO系统，将产生每秒40GB的数据量，而如果信号的瞬时带宽进一步增加，则单通道信号采集所产生数据率也将进一步增加；如此，应用中的高数据率则对数据存取设备提出了极高的要求，而市面上却少有设备可以完成这样的工作。
[0003]另外，宽带射频信号长时间采集存储会积累海量数据，一个存储设备的存储容量无法满足要求时，需要能够组合多个存储设备获得更多存储空间，不仅如此，由于常见的高性能存储设备最多仅能达到5～10GB/s的数据存取能力，其对应瞬时带宽1GHz的宽带射频信号而言，仅能满足1～2个信号通道的存取要求，所以，较复杂的宽带射频信号采集任务需要每个信号通道对应一个独立的数据存取设备，并进行一对一的数据存取；同时，这些需求并没有标准化的产品满足要求，所以，用户通常不得不选用昂贵的专用定制系统来满足要求，这就大大提高了试验成本。
[0004]综上所述，在实际应用中，一款具有数据高速存取能力、接口容量扩展能力、连接拓扑可变特性、数据高速存取能力，且能够兼容商用货架化平台以降低系统总体成本的高速数据存取设备对此类应用有非常大的帮助。
[0005]目前，市场上具有商用货架化平台支持、数据高速传输接口、高速数据存取性能、可扩展模块化结构等特性的数据存取设备主要是总线式的定制设备，主要是基于总线进行数据传输，采用的主流总线协议主要是PCIe、PXIe、CPCIe和VPX等，而后三者也是基于PCIe总线的扩展，其主要数据传输技术仍是以PCIe总线为核心。
[0006]在现有技术中，基于PCIe总线的系统总带宽受限于CPU和系统机箱背板支持的PCIe连接数和单连接数据通信带宽，以市场上较先进的PXIe系统为例，其支持最高24条PCIe连接，每条连接最高支持1GB/s的理论带宽，其系统理论带宽最高为24GB/s；因此，无论系统中配置多少个数据存取模块，系统每秒可存取的数据量不会超过24GB，且因为系统还有其他数据通信开销，实际可以达到的性能会小于这个数值；而如果用户需要每秒存储或读取24GB以上的数据，则必须要构建多个PXIe系统才能实现；同时，单个PXIe模块的理论数据带宽为8GB/s，意味着其无法通过背板的总线持续传输1.6GHz瞬时带宽以上的信号。
[0007]另外，基于PCIe总线的系统进行数据读写时，磁盘I/O操作均需要CPU调度，这使得CPU成为数据读写能力的瓶颈，同时，CPU完成其他处理任务的优先级和时间分配也受到限制，在进行大数据量数据存取时尤其如此；所以，现有技术中的数据存取模块在总数据存取速率和单模块数量吞吐率受系统PCIe带宽限制，并需要CPU的高优先级I/O任务处理的前提下，则难以满足高带宽信号数据存取和较多通道同时进行高速数据存取的需求，基于此，如何提供一种同时满足高速数据存取、PCIe总线系统支持、可模块化扩展、拓扑连接可变以及无需CPU介入调度的高性能数据存取装置，已成为一个亟待解决的问题。

技术实现思路

[0008]本专利技术的目的是提供一种高性能数据存取装置，用以解决现有技术难以满足高带宽信号数据存取和较多通道同时进行高速数据存取的需求的问题。
[0009]为了实现上述目的，本专利技术采用以下技术方案：
[0010]第一方面，提供了一种高性能数据存取装置，包括：
[0011]FPGA模块和通信与控制总线接口，其中，所述FPGA模块通过所述通信与控制总线接口通信连接系统控制器，以基于所述通信与控制总线接口与所述系统控制器进行数据通信，且所述通信与控制总线接口包括PCIe总线接口或基于PCIe的仪器扩展总线接口；
[0012]所述高性能数据存取装置还包括：
[0013]多个基于FPGA模块的高速数据传输接口以及多个存储模块，且所述FPGA模块分别电连接各个存储模块以及各个高速数据传输接口；
[0014]多个高速数据传输接口包括上行数据传输接口和下行数据传输接口；
[0015]所述上行数据传输接口，用于通信连接信号收发设备或与所述高性能数据存取装置具有级联关系的前一级高性能数据存取装置的下行数据传输接口，所述下行数据传输接口用于通信连接所述信号收发设备或与所述高性能数据存取装置具有级联关系的后一级高性能数据存取装置的上行数据传输接口，以使所述高性能数据存取装置基于本机的上行数据传输接口和/或下行数据传输接口，与所述信号收发设备以及其余高性能数据存取装置之间形成级联连接方式、并行连接方式、点对点连接方式、星形连接方式或以上任意连接方式相结合的复合连接方式。
[0016]基于上述公开的内容，本专利技术所提供的高性能数据存取装置，以PCIe总线接口或基于PCIe的仪器扩展总线接口来作为系统控制器对高性能数据存取装置的管理控制接口，如此，可以利用该总线平台的成熟硬件和软件生态体系，来组合构建出完整的信号采集、存储、读取和生成系统，使得本装置的兼容性好；同时，采用以PCIe为基础的控制接口，可具有8GB/s模块接口带宽，且高性能数据存取装置采用自身的高速数据传输接口与外部数据设备连接，一个数据存取装置就可提供24GB/s以上的数据传输带宽，因此，可以满足绝大多数高速数据存取应用的需求。
[0017]更进一步，本装置以一套基于FPGA的高速数据传输接口作为高性能数据存取装置与其他I/O模块(即外部数据设备、各信号收发设备)之间，或多个级联或并联的高性能数据存取装置之间的高速数据传输通道，基于此，可实现与其他I/O模块以及其余高性能数据存取装置之间的级联、对连、并联、星形连接或星形与级联相结合的复合连接方式，如此，多个高性能数据存取装置相互之间，以及高性能数据存取装置与其他I/O模块之间可以实现非
常灵活的拓扑连接结构，且每个高性能数据存取装置都能够提供24GB/s数据传输带宽，基于此，使得本装置在扩展后，得到了远远高于传统系统的高性能的数据传输能力，由此，则可满足高速数据传输的多通道宽带射频应用的数据存取需求。
[0018]另外，本装置自带有FPGA模块，如此，使得本装置可直接使用自身的FPGA处理单元来进行数据读写时磁盘的I/O操作；所以，本装置无需外部系统的CPU介入进行数据读写调度，可避免CPU成为数据读本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高性能数据存取装置，其特征在于，包括：FPGA模块和通信与控制总线接口，其中，所述FPGA模块通过所述通信与控制总线接口通信连接系统控制器，以基于所述通信与控制总线接口与所述系统控制器进行数据通信，且所述通信与控制总线接口包括PCIe总线接口或基于PCIe的仪器扩展总线接口；所述高性能数据存取装置还包括：多个基于FPGA模块的高速数据传输接口以及多个存储模块，且所述FPGA模块分别电连接各个存储模块以及各个高速数据传输接口；多个高速数据传输接口包括上行数据传输接口和下行数据传输接口；所述上行数据传输接口，用于通信连接信号收发设备或与所述高性能数据存取装置具有级联关系的前一级高性能数据存取装置的下行数据传输接口，所述下行数据传输接口用于通信连接所述信号收发设备或与所述高性能数据存取装置具有级联关系的后一级高性能数据存取装置的上行数据传输接口，以使所述高性能数据存取装置基于本机的上行数据传输接口和/或下行数据传输接口，与所述信号收发设备以及其余高性能数据存取装置之间形成级联连接方式、并行连接方式、点对点连接方式、星形连接方式或以上任意连接方式相结合的复合连接方式。2.根据权利要求1所述的一种高性能数据存取装置，其特征在于，所述高性能数据存取装置还包括：接口IP模块，其中，所述接口IP模块包含有至少一个MGT收发器，且所述FPGA模块通过所述接口IP模块电连接各个所述上行数据传输接口和所述下行数据传输接口，以通过所述接口IP模块控制所述至少一个MGT收发器实现所述上行数据传输接口和所述下行数据传输接口的数据传输功能。3.根据权利要求1所述的一种高性能数据存取装置，其特征在于，所述高性能数据存取装置还包括：至少一个DRAM模块，其中，所述FPGA模块分别电连接各个DRAM模块；所述FPGA模块，用于在接收到从本机的上行数据传输接口或下行数据传输接口传输的高速数据流时，对所述高速数据流进行拆分处理以及编码处理，得到处理后的数据，并基于各个DRAM模块将处理后的数据并行写入各个存储模块；所述FPGA模块，还用于基于各个DRAM模块从各个存储模块中读取数据，并将读取的数据进行数据解码以及合并处理，得到解码合并后的数据，以便将解码合并后的数据通过本机的上行数据传输接口或下行数据传输接口发送至外部数据设备和/或所述信号收发设备。4.根据权利要求1所述的一种高性能数据存取装置，其特征在于，所述上行数据传输接口和所述下行数据传输接口均采用多路全双工串行链路实现数据传输，且所述上行数据传输接口和所述下行数据传输接口采用的数据通信协议包括Aurora协议。5.根据权利要求1所述的一种高性能数据存取装置，其特征在于，所述上行数据传输接口和所述下行数据传输接口均采用Nano
‑
Pitch接插件。6.根据权利要求1所述的一种高性能数据存取装置，其特征在于，所述高性能数据存取装置还包括：控制总线接口连接器，其中，所述高性能数据存取装置通过所述控制总线接口连接器与基于PCIe总线的数据传输设备的背板总线接口相连接，以实现所述高性能数据存取装置与基于PCIe总线的数据传输设备之间的数据通信。7.根据权利要求1所述的一种高性能数据存取装置，其特征在于，所述多个存储模块中
的任一存储模块采用具...

【专利技术属性】
技术研发人员：刘岑炜，杨健熙，黄俊翔，
申请(专利权)人：成都立思方信息技术有限公司，
类型：发明
国别省市：