一种新型Demux1对2电路结构制造技术

本实用新型专利技术提供一种新型Demux1对2电路结构，包括有复数个像素单元，每一像素单元包括四个子像素组和六根源极线，电路结构还包括有第一Demux线、第二Demux线、第三Demux线以及第四Demux线，四个子像素组分别与第一Demux线、第二Demux线、第三Demux线以及第四Demux线一一对应连接；每一子像素组包括有三个TFT，第一个子像素组与第三个子像素组的TFT共同连接有三根源极线，第二个子像素组与第四个子像素组的TFT共同连接有另外三根源极线。本实用新型专利技术在一帧显示时间里源极线均未做电压切换，能够降低纯色画面功耗，且在设置了四根Demux线后，每一根Demux线上所连接的TFT数量减半，可有效减小因信号延迟所造成的充电不均的风险，同时还可以兼容高解析度面板设计。还可以兼容高解析度面板设计。还可以兼容高解析度面板设计。

【技术实现步骤摘要】
一种新型Demux 1对2电路结构


[0001]本技术涉及显示屏电路结构
，特别是一种新型Demux 1对2电路结构。

技术介绍

[0002]随着时代发展，人们对显示面板的外观要求越来越高，“窄边框”、“高分辨率”逐渐成为显示面板主流。应此需求，Demux(解复用)技术被用在面板设计上，此设计可节省面板走线空间，从而实现窄边框效果。
[0003]常规Demux 1对2驱动电路及其驱动方法的示意图如图1、图2所示。基于此电路设计，显示纯色画面时，同一根source需做不同电压的切换，此时source功耗较高。对常规液晶面板来说，白画面写入电压为
±
5V，黑画面写入电压为
±
0.2V，以图3显示红画面为例，S1在T1时刻写入+5V电压，T2时刻写入+0.2V电压；S2在T1时刻写入
‑
0.2V电压，T2时刻写入
‑
5V电压；S3在T1时刻写入+0.2V电压，T2时刻写入+5V电压；S4在T1、T2时刻均写入
‑
0.2V电压；S5在T1、T2时刻均写入+0.2V电压；S6在T1时刻写入
‑
5V电压，T2时刻写入
‑
0.2V电压；S1～S6为一个循环，其中S1/S2/S3/S6均有做电压切换；即一帧显示时间里有三分之二的source做不同电压的切换，此时source功耗高，同时因面板分辨率的提升，单根Demux线上所挂TFT数目会增多，此时易因负载过大而产生信号延迟，导致面板易产生充电不均(竖纹)等问题。

技术实现思路

[0004]本技术要解决的技术问题，在于提供一种新型Demux 1对2电路结构，节省纯色画面下source功耗，有效减小因信号延迟所造成的充电不均风险。
[0005]本技术是这样实现的：一种新型Demux 1对2电路结构，包括有复数个像素单元，每一所述像素单元包括四个子像素组和六根源极线，所述电路结构还包括有与显示驱动IC相连接的第一Demux线、第二Demux线、第三Demux线以及第四Demux线，四个所述子像素组分别与第一Demux线、第二Demux线、第三Demux线以及第四Demux线一一对应连接；
[0006]每一所述子像素组包括有三个TFT，第一个子像素组与第三个子像素组的TFT共同连接有三根源极线，第二个子像素组与第四个子像素组的TFT共同连接有另外三根源极线。
[0007]进一步的，每一所述子像素组还包括有一子像素R、一子像素G和一子像素B，每一所述子像素组内的三个TFT分别与同一像素组内的子像素R、子像素G和子像素B一一对应连接。
[0008]进一步的，在第一个所述子像素组与第三个子像素组中，与子像素R连接的TFT共同连接第一根源极线，与子像素G连接的TFT共同连接第二根源极线，与子像素B连接的TFT共同连接第三根源极线；
[0009]在第二个所述子像素组与第四个子像素组中，与子像素R连接的TFT共同连接第四根源极线，与子像素G连接的TFT共同连接第五根源极线，与子像素B连接的TFT共同连接第六根源极线。
[0010]进一步的，第一个所述子像素组中的TFT的栅极均与第一Demux线连接；
[0011]第二个所述子像素组中的TFT的栅极均与第三Demux线连接；
[0012]第三个所述子像素组中的TFT的栅极均与第二Demux线连接；
[0013]第四个所述子像素组中的TFT的栅极均与第四Demux线连接。
[0014]本技术具有如下优点：由于本技术源极线在一帧显示时间里均未做电压切换，因此能够降低纯色画面功耗，而且在设置了四根Demux线后，每一根Demux线上所连接的TFT数量减半，可有效减小因信号延迟所造成的充电不均的风险；同时还可以兼容高解析度面板设计。
附图说明
[0015]下面参照附图结合实施例对本技术作进一步的说明。
[0016]图1为现有技术中Demux 1对2驱动电路的结构示意图。
[0017]图2为现有技术中Demux 1对2驱动电路的驱动方法图。
[0018]图3为本技术红色的纯色画面示意图。
[0019]图4为本技术的Demux 1对2驱动电路的结构示意图。
[0020]图5为本技术的Demux 1对2驱动电路对应的驱动时序图。
[0021]图6为本技术的Demux 1对2驱动电路的对应驱动时序搭配的驱动方法流程示意图。
[0022]附图中，各标号所代表的部件如下：
[0023]1、像素单元；11、子像素组；111、TFT；112、子像素R；113、子像素G；114、子像素B；12、第一Demux线；13、第二Demux线；14、第三Demux线；15、第四Demux线；16、源极线。
具体实施方式
[0024]本技术的新型Demux 1对2电路是基于如图1所示的传统Demux 1对2电路基础上的改进。
[0025]在传统的Demux 1对2电路中，一帧显示时间里有三分之二的source做不同电压的切换，此时source功耗高，同时因面板分辨率的提升，单根Demux线上所挂TFT数目会增多，此时易因负载过大而产生信号延迟，导致面板易产生充电不均。
[0026]为此，本技术提出了一种新型Demux 1对2电路结构，总体设计思路如下：
[0027]设置四根与显示驱动IC相连接的Demux线，将子像素组分为四组，且使四个子像素组与对应的Demux线连接，按照排列顺序，第一个子像素组与Demux1连接，第二个子像素组与Demux3连接，第三个子像素组与Demux2连接，第四个子像素组与Demux4连接，该电路结构中还包括六根源极线S1～S6，正负极间隔交错排列，且同一根源极线连接的子像素颜色一致(如RR或GG或BB)。面板充电时，S1～S6为一个循环；当显示纯色画面，以红画面为例，T1时刻Demux1和Demux3同时打开，Demux2和Demux4处于关闭状态；T2时刻Demux2和Demux4同时打开，Demux1和Demux3处于关闭状态。S1在T1、T2时刻均写入+5V电压；S4在T1、T2时刻均写入
‑
5V电压；S2和S6在T1、T2时刻均写入
‑
0.2V电压；S3和S5在T1、T2时刻均写入+0.2V电压；此时所有source在一帧显示时间里均未做电压切换，纯色画面功耗降低，有效减小因信号延迟所造成的充电不均的风险。
[0028]下面结合一具体实施例对本技术做进一步说明：
[0029]如图4所示，本技术提供了一种新型Demux 1对2电路结构，包括有复数个像素单元1，每一像素单元1包括四个子像素组11和六根源极线16(即图4中的S1、S2、S3、S4、S5、S6)，电路结构还包括有与显示驱动IC相连接的第一Demux线12、第二Demu本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型Demux1对2电路结构，其特征在于：包括有复数个像素单元(1)，每一所述像素单元(1)包括四个子像素组(11)和六根源极线(16)，所述电路结构还包括有与显示驱动IC相连接的第一Demux线(12)、第二Demux线(13)、第三Demux线(14)以及第四Demux线(15)，四个所述子像素组(11)分别与第一Demux线(12)、第二Demux线(13)、第三Demux线(14)以及第四Demux线(15)一一对应连接；每一所述子像素组(11)包括有三个TFT(111)，第一个子像素组(11)与第三个子像素组(11)的TFT(111)共同连接有三根源极线(16)，第二个子像素组(11)与第四个子像素组(11)的TFT(111)共同连接有另外三根源极线(16)。2.根据权利要求1所述的一种新型Demux1对2电路结构，其特征在于：每一所述子像素组(11)还包括有一子像素R(112)、一子像素G(113)和一子像素B(114)，每一所述子像素组(11)内的三个TFT(111)分别与同一像素组内的子像素R(112)、子像素G(113)和子像素B(114)一一对应连接。3.根据权利要求2所述的...

【专利技术属性】
技术研发人员：吴文靖，
申请(专利权)人：福建华佳彩有限公司，
类型：新型
国别省市：