一种增强型GaN基HEMT器件结构及其制备方法技术

本发明专利技术公开了一种增强型GaN基HEMT器件结构及其制备方法，包括：依次位于SiC衬底层上的AlN成核层和GaN缓冲层；N

【技术实现步骤摘要】
gallium nitride(GaN)high electron mobility transistor(HEMT)[D].Universite Toulouse III Paul Sabatier,2014”中首次通过薄势垒结构实现了增强型器件，具体地：薄势垒结构是通过减小AlGaN势垒层厚度，使得势垒层的极化电荷密度下降，而当降低至一定值时，器件的沟道散射机制导致二维电子气消失；从能带结构上看，则因势垒层的导带能量严重下降，使得AlGaN/GaN异质结处的导带上升到费米能级以上，使原本存在的二维量子阱消失，从而耗尽栅下2DEG，实现增强型器件；文献“Cai Y,Zhou Y,Chen K J,et al.High
‑
performance enhancement
‑
mode AlGaN/GaN HEMTs using fluoride
‑
based plasma treatment[J].IEEE Electron Device Letters,2005,26(7):435
‑
437.”中首次通过F离子注入工本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种增强型GaN基HEMT器件结构，其特征在于，包括：SiC衬底层；以及依次位于所述SiC衬底层上的AlN成核层和GaN缓冲层；N
+
GaN区，位于所述GaN缓冲层中，且其上表面与所述GaN缓冲层的上表面齐平；GaN凸台，位于所述GaN缓冲层上，且其紧接所述N
+
GaN区；源电极和漏电极，分别位于所述GaN缓冲层两端的表面；AlGaN势垒层，位于所述源电极和所述漏电极之间的所述GaN缓冲层、所述GaN凸台和所述N
+
GaN区上；SiN钝化层，位于所述源电极和所述漏电极之间的所述AlGaN势垒层上；栅电极，贯穿所述SiN钝化层位于所述AlGaN势垒层上，且与所述GaN凸台正相对；其中，所述N
+
GaN区，位于所述漏电极和所述栅电极之间的所述GaN缓冲层中。2.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述N
+
GaN区的掺杂浓度为1
×
10
15
cm
‑3～1
×
10
19
cm
‑3、掺杂深度为0.1μm～0.8μm。3.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述GaN凸台的厚度为0.002μm～0.008μm。4.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述AlGaN势垒层的厚度为0.01μm～0.03μm。5.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述栅电极与所述源电极之间的间隔为0.5μm～1.5μm。6.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述栅电极与所述漏电极之间的间隔为3.5μm～4.5μm。7.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述器件结构的导通电阻为...

【专利技术属性】
技术研发人员：曹艳荣，马毛旦，吕航航，王志恒，张新祥，陈川，吴琳姗，吕玲，郑雪峰，马晓华，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：