GaN器件结构和制备方法技术

本申请公开了一种GaN器件结构和制备方法。GaN器件结构包括衬底、GaN器件和电阻件，GaN器件设置在衬底上，GaN器件连接Si器件，Si器件用于控制GaN器件，电阻件设置在衬底上，电阻件与Si器件并联。在本申请实施方式的GaN器件结构中，GaN器件和电阻件可集成在一个衬底上，简化封装流程，同时将电阻件与Si器件并联，在GaN器件结构关断情况下，Si器件并联电阻件对源漏泄漏电流I

【技术实现步骤摘要】
GaN器件结构和制备方法


[0001]本申请涉及半导体
，更具体而言，涉及一种GaN器件结构和制备方法。

技术介绍

[0002]目前，常开耗尽型器件需要给器件施加负电压使得器件保持关断，这导致在器件不使用的期间增加额外的功耗，对栅驱动电路设计具有极大挑战，引起一系列的安全性问题。Cascode型GaNHEMT是由高压耗尽型GaNHEMT与低压增强型SiMOSFET级联，利用SiMOSFET的正阈值电压和GaN的高关态阻断电压实现了整体器件的高压常关特性。由于晶体管的特性决定，GaNHEMT最大源漏泄漏电流I
DSS
高于低压SiMOSFET。级联的GaNHEMT和SiMOSFET通过的I
DSS
一致，漏极高压下导致SiMOSFET的实际I
DSS
大于器件承受的I
DSS
，这对于SiMOSFET在高压条件下的可靠性具有巨大挑战，甚至可能造成SiMOSFET击穿失效。

技术实现思路

[0003]本申请实施方式提供了一种GaN器件结构和制备方法。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaN器件结构，其特征在于，包括：衬底；设置在所述衬底上的GaN器件，所述GaN器件连接Si器件，所述Si器件用于控制所述GaN器件；设置在所述衬底上的电阻件，所述电阻件与所述Si器件并联。2.根据权利要求1所述的GaN器件结构，其特征在于，所述GaN器件包括源极、漏极和栅极，所述电阻件的两端分别连接所述源极和所述栅极。3.根据权利要求2所述的GaN器件结构，其特征在于，所述电阻件包括第一欧姆接触区和第二欧姆接触区，所述第一欧姆接触区连接所述源极，所述第二欧姆接触区连接所述栅极。4.根据权利要求3所述的GaN器件结构，其特征在于，所述电阻件还包括电阻区，所述电阻区呈长条状弯折布置，所述电阻区的两端分别连接所述第一欧姆接触区和所述第二欧姆接触区。5.根据权利要求4所述的GaN器件结构，其特征在于，所述电阻件还包括隔离区，所述电阻区弯折形成多段，多段所述电阻区平行设置，所述隔离区设置在所述电阻区的相邻段之间，并用于阻隔相邻段的所述电阻区。6.根据权利要求1所述的GaN器件结构，其特征在于，所述电阻件的电阻值大于或等于1兆欧。7.一种制备方...

【专利技术属性】
技术研发人员：庞振江，洪海敏，文豪，葛俊雄，温雷，顾才鑫，廖刚，
申请(专利权)人：深圳市国电科技通信有限公司，
类型：发明
国别省市：