半导体器件制造技术

公开了一种半导体器件。所述半导体器件包括：第一有源图案，包括第一下图案和多个第一片状图案；多个第一栅极结构，在第一下图案上；第二有源图案，包括第二下图案和多个第二片状图案；多个第二栅极结构，在第二下图案上；第一源极/漏极凹槽，在邻近的第一栅极结构之间；第二源极/漏极凹槽，在邻近的第二栅极结构之间；第一源极/漏极图案和第二源极/漏极图案，分别在第一源极/漏极凹槽和第二源极/漏极凹槽中，其中，从第一下图案的上表面到第一源极/漏极图案的最下部的深度小于从第二下图案的上表面到第二源极/漏极图案的最下部的深度，并且第一源极/漏极图案和第二源极/漏极图案包括相同导电类型的杂质。相同导电类型的杂质。相同导电类型的杂质。

【技术实现步骤摘要】
半导体器件
[0001]本申请要求于2022年3月2日在韩国知识产权局提交的第10
‑
2022
‑
0026615号韩国专利申请的优先权以及由此获得的所有权益，所述韩国专利申请的全部内容通过引用包含于此。


[0002]本专利技术涉及半导体器件，更具体地，涉及包括MBCFET
TM
(多桥沟道场效应晶体管)的半导体器件。

技术介绍

[0003]作为用于增加半导体器件的密度的缩放技术之一，已经提出了多栅极晶体管，在多栅极晶体管中，鳍状物或纳米线形多沟道有源图案(或硅体)形成在基底上，并且栅极形成在多沟道有源图案的表面上。
[0004]由于这样的多栅极晶体管利用三维沟道，因此缩放被容易地执行。此外，即使当多栅极晶体管的栅极长度不增加时，电流控制能力也可被提高。此外，可有效地抑制沟道区域的电位受漏极电压影响的SCE(短沟道效应)。

技术实现思路

[0005]本专利技术的方面提供能够提高元件性能和可靠性的半导体器件。
[0006]然而，本专利技术的方面不限于在此阐述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一有源图案，包括在第一方向上纵向延伸的第一下图案和在第二方向上与第一下图案间隔开的多个第一片状图案；多个第一栅极结构，在第一下图案上沿第一方向间隔开，所述多个第一栅极结构中的每个包括第一栅电极和第一栅极绝缘膜，在第一方向上彼此邻近的第一栅电极间隔开第一距离；第二有源图案，包括在第一方向上纵向延伸的第二下图案和在第二方向上与第二下图案间隔开的多个第二片状图案；多个第二栅极结构，在第二下图案上沿第一方向间隔开，所述多个第二栅极结构中的每个包括第二栅电极和第二栅极绝缘膜，在第一方向上彼此邻近的第二栅电极间隔开大于第一距离的第二距离；第一源极/漏极凹槽，限定在邻近的第一栅极结构之间；第二源极/漏极凹槽，限定在邻近的第二栅极结构之间；第一源极/漏极图案，设置在第一源极/漏极凹槽中；以及第二源极/漏极图案，设置在第二源极/漏极凹槽中，其中，从第一下图案的上表面到第一源极/漏极图案的最下部的深度小于从第二下图案的上表面到第二源极/漏极图案的最下部的深度，并且其中，第一源极/漏极图案和第二源极/漏极图案包括相同导电类型的杂质。2.如权利要求1所述的半导体器件，其中，所述多个第一栅极结构中的每个包括多个内部栅极结构，所述多个内部栅极结构设置在第一下图案与第一片状图案之间以及邻近的第一片状图案之间，所述多个内部栅极结构中的每个包括第一栅电极和第一栅极绝缘膜，并且其中，第一源极/漏极图案与所述多个内部栅极结构中的每个的第一栅极绝缘膜接触。3.如权利要求1所述的半导体器件，其中，第一栅极结构包括多个内部间隔件，所述多个内部间隔件设置在第一下图案与第一片状图案之间以及邻近的第一片状图案之间。4.如权利要求1所述的半导体器件，其中，所述多个第二栅极结构中的每个包括第一内部栅极结构和第二内部栅极结构，第一内部栅极结构设置在第二下图案与第二片状图案之间，第二内部栅极结构设置在邻近的第二片状图案之间，并且其中，第一内部栅极结构在第一方向上的宽度与第二内部栅极结构在第一方向上的宽度相同。5.如权利要求4所述的半导体器件，其中，所述多个第一栅极结构中的每个包括第三内部栅极结构和第四内部栅极结构，第三内部栅极结构设置在第一下图案与第一片状图案之间，第四内部栅极结构设置在邻近的第一片状图案之间，并且其中，第三内部栅极结构在第一方向上的宽度与第四内部栅极结构在第一方向上的宽度相同。6.如权利要求4所述的半导体器件，其中，所述多个第一栅极结构中的每个包括第三内部栅极结构和第四内部栅极结构，
第三内部栅极结构设置在第一下图案与第一片状图案之间，第四内部栅极结构设置在邻近的第一片状图案之间，并且其中，第三内部栅极结构在第一方向上的宽度大于第四内部栅极结构在第一方向上的宽度。7.如权利要求1至6中的任一项所述的半导体器件，其中，第一源极/漏极图案的上表面具有凸形形状，并且其中，第二源极/漏极图案的上表面具有凹形形状。8.如权利要求1至6中的任一项所述的半导体器件，其中，第一源极/漏极图案的上表面为平坦表面，并且其中，第二源极/漏极图案的上表面具有凹形形状。9.如权利要求1至6中的任一项所述的半导体器件，其中，第一源极/漏极图案的上表面和第二源极/漏极图案的上表面各自具有凹形形状。10.如权利要求7所述的半导体器件，其中，从第一源极/漏极图案的上表面的最下部到第一源极/漏极图案的上表面的最上部的高度是第一高度，并且其中，从第二源极/漏极图案的上表面的最下部到第二源极/漏极图案的上表面的最上部的高度是大于第一高度的第二高度。11.一种半导体器件，包括：第一有源图案，包括在第一方向上纵向延伸的第一下图案和在第二方向上与第一下图案间隔开的多个第一片状图案；多个第一栅极结构，在第一下图案上沿第一方向间隔开，所述多个第一栅极结构中的每个包括第一栅电极和第一栅极绝缘膜，在第一方...

【专利技术属性】
技术研发人员：刘庭均，成石铉，韩东佑，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：