适用于权重复用神经网络的脉动阵列单元及脉动阵列结构制造技术

本发明专利技术公开了一种适用于权重复用神经网络的脉动阵列单元及脉动阵列结构，所述脉动阵列单元包括：权重寄存器，第一输入寄存器，第二输入寄存器，第一部分和寄存器，第二部分和寄存器，第一乘法器，第二乘法器，第一累加器，第二累加器；通过上述结构组合，使本发明专利技术的脉动阵列单元能够同时输入两组输入数据与同一权重数据进行乘累加计算，比起常规脉动矩阵的单组数据计算的方式，以本发明专利技术的脉动阵列单元为基础构建的脉动矩阵更加适用于处理权重复用度高的神经网络的矩阵运算，且由于每个周期能够同时计算两组乘加运算，从而提高了权重复用度高的神经网络(例如卷积神经网络)的计算速度。度。度。

【技术实现步骤摘要】
适用于权重复用神经网络的脉动阵列单元及脉动阵列结构


[0001]本申请涉及图像识别
，尤其涉及一种适用于权重复用神经网络的脉动阵列单元及脉动阵列结构。

技术介绍

[0002]随着人工智能的兴起，深度学习在各个领域中的应用也越来越多，例如图像识别。
[0003]目前，很多神经网络中涉及到权重复用，最典型的如卷积神经网络，卷积核中的权重数据每次会与输入数据进行卷积相乘，但现有卷积神经网络的结构每次只能执行单次卷积计算，由此拉低了卷积层的计算速度，从而限制了导致神经网络的计算速度。

技术实现思路

[0004]为了解决上述因卷积层每次只能执行单次运算从而导致神经网络的计算速度低下的问题，本专利技术提供了一种适用于权重复用神经网络的脉动阵列单元及脉动阵列结构，每个脉动阵列单元可以同时输入两组不同的输入数据，和同一个权重数据并行进行乘加运算。由于每个脉动阵列单元在同一周期内可以多输入一个数据，且多进行一次乘加运算，从而提高了权重复用度高的神经网络(例如卷积神经网络)的计算速度。
[0005]本专利技术的第一方面，公开了一种适用于权重复用神经网络的脉动阵列单元，所述脉动阵列单元包括：权重寄存器，第一输入寄存器，第二输入寄存器，第一部分和寄存器，第二部分和寄存器，第一乘法器，第二乘法器，第一累加器，第二累加器；其中，
[0006]所述权重寄存器和所述第一输入寄存器共同连接所述第一乘法器，所述第一乘法器和所述第一部分和寄存器共同连接所述第一累加器；所述权重寄存器和所述第二输入寄存器共同连接所述第二乘法器，所述第二乘法器和所述第二部分和寄存器共同连接所述第二累加器；
[0007]所述权重寄存器存储当前次参与计算的权重数据；
[0008]所述第一输入寄存器和所述第二输入寄存器各自存储一个需要与同一个权重进行乘累加的输入数据；所述第一输入寄存器存储的输入数据和所述第二输入寄存器存储的输入数据属于同一批次的不同输入源，且在各自输入矩阵中的位置相同；
[0009]所述第一输入寄存器存储的输入数据与所述权重数据相乘，所得结果进入所述第一累加器，与所述第一部分和寄存器中的第一部分和相加，并将相加所得输出到纵向相邻的下一脉动阵列单元中；
[0010]所述第二输入寄存器存储的输入数据与所述权重数据相乘，所得结果进入所述第二累加器，与所述第二部分和寄存器中的第二部分和相加，并将相加所得输出到纵向相邻的下一脉动阵列单元中。
[0011]本专利技术的第二方面，公开了一种适用于权重复用神经网络的脉动阵列结构，所述脉动阵列结构主要由N个如前述技术方案描述的脉动阵列单元构成；其中，N属于正整数且N≥2；
[0012]在纵向相邻的两个脉动阵列单元中，上一脉动阵列单元的权重寄存器连接下一脉动阵列单元的权重寄存器，上一脉动阵列单元的第一累加器连接下一脉动阵列单元的第一部分和寄存器，上一脉动阵列单元的第二累加器连接下一脉动阵列单元的第二部分和寄存器；传输数据为：权重数据和两个累加数据；
[0013]在横向相邻的两个脉动阵列单元中，上一脉动阵列单元两个输入寄存器对应连接下一脉动阵列单元的两个输入寄存器，传输数据为：两个输入数据。
[0014]优选的，进入同一脉动阵列单元的两个输入数据在各自的输入矩阵中所处的位置相同。
[0015]本专利技术的第三方面，公开了一种适用于权重复用神经网络的计算结构，包括：输入存储，数据处理单元，权重存储，输出缓存，如上述技术方案描述的一种适用于权重复用神经网络的脉动阵列结构；其中，
[0016]所述数据处理单元，所述权重存储，所述输出缓存分别连接所述脉动阵列结构；
[0017]在利用所述脉动阵列结构进行计算的过程中，所述脉动阵列结构从所述权重存储中加载权重数据；权重加载完之后，所述输入存储输出的输入数据经数据处理单元处理后按行同时传输两组需要与所述权重数据进行矩阵计算的输入数据，且每一行比上一行延迟一个时钟周期；
[0018]在所述脉动阵列结构中，所述权重数据在与当前脉动阵列单元中的两个输入数据分别相乘之后，与来自上一脉动阵列单元的对应部分和分别相加并将相加结果分别传给下一脉动阵列单元，末行的阵列单元将两个最终累加结果传给所述输出缓存以进行后续计算。
[0019]优选的，所述数据处理单元连接所述脉动阵列结构中的首列脉动阵列单元。
[0020]优选的，所述权重存储连接所述脉动阵列结构中的首行脉动阵列单元。
[0021]本专利技术的第四方面，公开了一种卷积结构，包括如前述方案描述的一种适用于权重复用神经网络的计算结构。
[0022]本专利技术的第五方面，公开了一种权重复用神经网络结构，包括如前述方案描述的卷积结构。
[0023]本专利技术的第六方面，公开了一种处理设备，包括如前述方案描述的权重复用神经网络结构。
[0024]通过本专利技术的一个或者多个技术方案，本专利技术具有以下有益效果或者优点：
[0025]本专利技术公开了一种适用于权重复用神经网络的脉动阵列单元及脉动阵列结构，包括：权重寄存器，第一输入寄存器，第二输入寄存器，第一部分和寄存器，第二部分和寄存器，第一乘法器，第二乘法器，第一累加器，第二累加器；通过上述结构组合，使本专利技术的脉动阵列单元能够同时输入两组输入数据与同一权重数据进行乘累加计算，比起常规脉动矩阵的单组数据计算的方式，以本专利技术的脉动阵列单元为基础构建的脉动矩阵更加适用于处理权重复用度高的神经网络的矩阵运算，且由于每个周期能够同时计算两组乘加运算，从而提高了权重复用度高的神经网络(例如卷积神经网络)的计算速度。
[0026]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
附图说明
[0027]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
[0028]在附图中：
[0029]图1示出了根据本专利技术一个实施例的适用于权重复用神经网络的脉动阵列单元的结构示意图；
[0030]图2示出了根据本专利技术一个实施例的权重复用神经网络的脉动阵列单元的输入方式示意图；
[0031]图3示出了根据本专利技术一个实施例的适用于权重复用神经网络的脉动阵列结构的示意图；
[0032]图4示出了根据本专利技术一个实施例的适用于权重复用神经网络的计算结构的结构示意图。
具体实施方式
[0033]下面将参照附图更详细地描述本专利技术的示例性实施例。虽然附图中显示了本专利技术的示例性实施例，然而应当理解，可以以各种形式实现本专利技术而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本专利技术，并且能够将本专利技术的范围完整的传达给本领域的技术人员。
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于权重复用神经网络的脉动阵列单元，其特征在于，所述脉动阵列单元包括：权重寄存器，第一输入寄存器，第二输入寄存器，第一部分和寄存器，第二部分和寄存器，第一乘法器，第二乘法器，第一累加器，第二累加器；其中，所述权重寄存器和所述第一输入寄存器共同连接所述第一乘法器，所述第一乘法器和所述第一部分和寄存器共同连接所述第一累加器；所述权重寄存器和所述第二输入寄存器共同连接所述第二乘法器，所述第二乘法器和所述第二部分和寄存器共同连接所述第二累加器；所述权重寄存器存储当前次参与计算的权重数据；所述第一输入寄存器和所述第二输入寄存器各自存储一个需要与同一个权重进行乘累加的输入数据；所述第一输入寄存器存储的输入数据和所述第二输入寄存器存储的输入数据属于同一批次的不同输入源，且在各自输入矩阵中的位置相同；所述第一输入寄存器存储的输入数据与所述权重数据相乘，所得结果进入所述第一累加器，与所述第一部分和寄存器中的第一部分和相加，并将相加所得输出到纵向相邻的下一脉动阵列单元中；所述第二输入寄存器存储的输入数据与所述权重数据相乘，所得结果进入所述第二累加器，与所述第二部分和寄存器中的第二部分和相加，并将相加所得输出到纵向相邻的下一脉动阵列单元中。2.一种适用于权重复用神经网络的脉动阵列结构，其特征在于，所述脉动阵列结构主要由N个如权利要求1所述的脉动阵列单元构成；其中，N属于正整数且N≥2；在纵向相邻的两个脉动阵列单元中，上一脉动阵列单元的权重寄存器连接下一脉动阵列单元的权重寄存器，上一脉动阵列单元的第一累加器连接下一脉动阵列单元的第一部分和寄存器，上一脉动阵列单元的第二累加器连接下一脉动阵列单元的第二部分和寄存器；传输数据为：权重数据和两个累加数据；在横向相邻的两个脉动阵...

【专利技术属性】
技术研发人员：乔树山，张默寒，游恒，尚德龙，周玉梅，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：