一种数据存储装置制造方法及图纸

本实用新型专利技术公开了一种数据存储装置，包括：主控制器，将数据输入端口输入的高速数据流按照预先设定的数据块大小分发给各存储板中的ＦＰＧＡ控制器；ＦＰＧＡ控制器，接收主控制器发来的数据块，将数据块进一步分成指定大小的数据单元，采用流水线技术将各数据单元依次保存到该存储板的存储阵列中；存储阵列，根据ＦＰＧＡ控制器的控制存储ＦＰＧＡ控制器发来的数据单元。本实用新型专利技术公开的数据存储装置，在每个存储板中利用ＦＰＧＡ对各闪存芯片进行并行读写控制和流水线缓冲，提高了存储板的数据吞吐速率；同时，使用多个存储板组成数据存储装置进一步提高数据存储速度，实现了高速数据存储；而且，该装置成本更低。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及数据存储技术，具体涉及一种数据存储装置。
技术介绍
随着计算机技术的发展，对存储设备的要求越来越高，其中不仅包括对容量、性 能、存储速度的要求，对存储设备的体积和功耗的要求，还包括对各种应用环境的良好适应 性等。目前广泛适用的存储设备，按照存储介质的类型大致分为机械硬盘和闪存设备两种。 机械硬盘由于具有低廉的价格，因此是目前使用最广泛、市场占有率最高的存储 设备。但是，其自身固有的一些特性限制了其应用领域的进一步拓展。比如对于震动频繁、 环境温度湿度较为极端或强磁场条件下，就无法使用机械硬盘进行数据存储。闪存设备的 特点在于其随机读写速度快，同时，由于其不存在机械控制，因此数据读写稳定且功耗更 低，而且由于其数据存储单元为闪存芯片，因此对环境的适应能力较强无论温度、压强还 是湿度、空气纯净度、磁场强弱等，对其工作性能的影响都不大，因此适用领域远宽于机械 硬盘。 但是，由于闪存设备的接口带宽一直显著低于机械硬盘，造成了在大容量存储设 备领域，特别是在对存储设备的读写速度有较高要求的应用场合下，闪存设备的应用受到 较大局限。 目前常用的闪存芯片接口带宽一般在10MBps或几十MBps，而机械硬盘的接口如 并行ATA硬盘接口 (PATA)或串行ATA硬盘接口 (SATA) —般平均可以达到100MBps以上， 因此如何有效提高闪存设备的读写速度就成为关键因素。为了解决这一问题，目前常用的 方法是采用多个闪存设备组成RAID阵列进行并行读写，从而提高数据吞吐能力，但现有的 方案一般均为在单板单机方案，即使用多个闪存设备在一块电路板上组成存储阵列，这种 方案的数据处理速度通常为几百MBps。 这种方法虽然能够有效提高数据记录的速度，但是仍然无法满足对于记录速度更 高(比如要求记录速度在GBps以上)的应用环境。虽然有部分国外的存储设备可以达到 这种要求，但是其价格十分高昂。
技术实现思路
本技术实施例提供一种数据存储装置，能够实现高速数据实时记录存储且成 本更低。 为达到上述目的，本技术的技术方案具体是这样实现的 —种数据存储装置，该装置包括数据输入端口 、主控制器和n个存储板，n为正整数，每个存储板包括FPGA控制器和存储阵列； 所述主控制器，将数据输入端口输入的高速数据流按照预先设定的数据块大小分 发给各存储板中的FPGA控制器； FPGA控制器，接收主控制器发来的数据块，将数据块进一步分成指定大小的数据3单元，采用流水线技术将各数据单元依次保存到该存储板的存储阵列中； 存储阵列，根据FPGA控制器的控制存储FPGA控制器发来的数据单元。 所述存储阵列为mXn个闪存芯片组成的阵列，m、n为正整数，其中，每行闪存芯片共用该存储阵列所在存储板上的FPGA控制器的数据总线，每列闪存芯片共用所述FPGA控制器的控制总线。 所述数据输入端口为光纤接口 。 所述闪存芯片为致密闪存卡、安全数码卡或单层单元闪存芯片。 由上述的技术方案可见，本技术实施例提供的数据存储装置，使用FPGA和多个闪存芯片构成的存储板作为基本单元，在每个存储板中利用FPGA对各闪存芯片进行并行读写控制和流水线缓冲，从而提高了基本单元的数据吞吐速率；同时，使用多个存储板组成数据存储装置进一步提高数据存储速度，从而实现了高速数据存储；而且，这种由常用的闪存芯片和FPGA控制芯片组成的装置成本更低。附图说明图1为本技术数据存储单元的结构示意图。 图2为本技术存储阵列与对应FPGA控制器的连接关系示意图。具体实施方式为使本技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施 例，对本技术进一步详细说明。 本技术实施例提供一种数据存储装置，其组成结构如图1所示，其中包括主 控制器110、n个存储板120和数据输入端口 130， n为正整数，每个存储板包括FPGA控制器 121和存储阵列122 ;各FPGA控制器121与主控制器110之间，以及输入数据端口 130与主 控制器110之间均通过CPCI总线相连； 主控制器IIO，将通过数据输入端口 140输入的高速数据流按照预先设定的数据 块大小分发给各存储板120中的FPGA控制器121 ; FPGA控制器121，接收主控制器110发来的数据块，将数据块分成指定大小的数据单元，采用流水线技术将所述数据单元保存到该存储板120的存储阵列122中； 存储阵列122，根据FPGA控制器121的控制存储FPGA控制器121发来的数据。 在实际应用中，主控制器110和数据输入端口 130分别单独安放在一块板卡当中，所述主控制器110所在板卡、数据输入端口 130所在板卡与各存储板120之间通过CPCI控制总线连接相互通信。熟悉计算机体系架构的本领域技术人员应当了解其实体结构，此处不再详细说明。 如图2所示，所述每个存储阵列122进一步由若干个闪存芯片300组成，例如sXt 阶闪存芯片构成的阵列，s、 t为正整数，每行闪存芯片共用该存储阵列对应的FPGA控制器 的数据总线，每列闪存芯片共用该存储阵列对应的FPGA控制器的控制总线。容易理解，此 时s和t的选择应当于采用的FPGA控制芯片的数据引脚和控制引脚的具体数目相匹配。 通过这种连接方式，实现将FPGA控制器接收到的数据块实时分发给各闪存芯片 进行保存；同时，通过为闪存阵列配置一定级数的流水线缓存，能够进一步降低对每个闪存芯片进行数据写入所需的时间，从而提高存储阵列能够支持的数据写入速度。 闪存芯片的一次页编程分成加载时间(k。J和编程时间(tPMg)两部分。其中、。ad 按照40MHz时钟的典型时间计算，约为55us，而一页的典型编程时间为200us，最大值为 700us。即如果不采用流水线技术，写入1页数据(2KB)所需的典型时间为255us，最坏时 间为755us，此时的带宽利用率仅为7. 3% 20%，通过采用流水线技术可以将带宽利用率 提高到100X，即编程完成2KB数据，所需等效时间为55us。根据实际验证计算，采用6 8级流水线，是效率比较高的实现。当采用6级以上的流水线时，流水周期t(t^J的时间 就大于1页数据所需编程时间的平均值，即不再会有由于编程时间带来的带宽损失。本实 用新型实施例中实际使用的流水线技术设定为8级，本领域技术人员可以根据需要，在实 际应用中根据数据流量大小选择其它流水线技术，此处不做限定。 经过实验验证，当每个存储阵列包括8X8阶的闪存芯片，所述数据存储装置中使 用5块存储板时，可以实现对2. 5GBps的数据的实时记录存储。 所述数据输入端口 140通常为光纤接口 ，能够实现对标准的FC协议、sFPDP协议 的支持，方便与高速数据采集设备进行连接。 闪存芯片131可以选用致密闪存(Compact Flash,CF)卡、安全数码卡(SecurityDigital, SD)卡或单层单元(Single Layer Cell, SLC)闪存等各种闪存设备。 此外，在实际应用中，还可以通过虚拟文件系统驱动技术，将多个存储阵列构成的存储装置整合成一个完整的磁盘系统，从而使得该装置的用户能够将所有存储阵列作为一个完整磁盘进行操作，而不是分散为若干个离散的存储器。 本实用新本文档来自技高网...

【技术保护点】
一种数据存储装置，其特征在于，该装置包括：数据输入端口、主控制器和ｎ个存储板，ｎ为正整数，每个存储板包括ＦＰＧＡ控制器和存储阵列；　　所述主控制器，将数据输入端口输入的高速数据流按照预先设定的数据块大小分发给各存储板中的ＦＰＧＡ控制器；ＦＰＧＡ控制器，接收主控制器发来的数据块，将数据块进一步分成指定大小的数据单元，采用流水线技术将各数据单元依次保存到该存储板的存储阵列中；　　存储阵列，根据ＦＰＧＡ控制器的控制存储ＦＰＧＡ控制器发来的数据单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵琨，贾晨旭，罗奇，
申请(专利权)人：北京国科环宇空间技术有限公司，
类型：实用新型
国别省市：11[中国|北京]