光电探测器芯片结构制造技术

本发明专利技术提供一种光电探测器芯片结构，包括：衬底；缓冲层，形成于衬底上，用于降低层间的界面自由能；其中，缓冲层包括下缓冲层和上缓冲层；第一光波导层，形成于下缓冲层与上缓冲层之间；用于传输激光信号并进行激光信号的耦合；光电探测器层，形成于上缓冲层上；其中，光电探测器层由多个光电探测器构成，多个光电探测器周期性间隔排列于上缓冲层的表面。本发明专利技术提供的光电探测器芯片结构，通过设置周期性间隔排列的多个光电探测器，有效增大光电探测器芯片中有源区的面积，且这种级联结构可以避免因电容随有源区面积增加而导致的带宽下降问题，有效提高光电探测器芯片的响应度，进而提高光电探测器芯片的性能。提高光电探测器芯片的性能。提高光电探测器芯片的性能。

【技术实现步骤摘要】
光电探测器芯片结构


[0001]本专利技术涉及光电子
，具体地，涉及一种光电探测器芯片结构。

技术介绍

[0002]半导体光电探测器芯片是一种利用半导体材料的光电效应来接收和探测光信号的传感器件，被广泛应用于光通信系统、传感系统和测量系统中。随着通信技术的不断发展，当前光电探测器的性能不足问题日益突出，开发高速率、宽带宽的光电探测器成为当前研究的重点。因此，对光电探测器芯片的响应度特性研究受到了人们的广泛关注，它不仅有助于改善整个通信系统的工作带宽和速率，而且可以为光通信技术的发展提供技术保障。
[0003]光电探测器芯片的响应度是指光电探测器芯片能够将光转换为电信号的能力，是衡量光电探测器芯片性能的关键指标。光电探测器芯片的响应度越高，其探测性能就越好。通常，为增加响应度会选择增加有源区面积，但是，有源区面积增大会导致电容增加从而导致带宽下降。且入射光在器件光波导界面处会产生反射损耗，导致光耦合效率降低。此外，随着高速光纤通信系统对光电探测器速率要求的不断提高，光耦合波导孔径越来越小，光纤耦合难度越来越大。因此，提高光电探测器芯片响应度与降低入射光耦合难度之间的平衡优化是当前的主要问题。

技术实现思路

[0004](一)要解决的技术问题
[0005]本专利技术提供一种光电探测器芯片结构，用于至少部分解决上述技术问题之一。
[0006](二)技术方案
[0007]本专利技术一方面提供一种光电探测器芯片结构，包括：衬底；缓冲层，形成于衬底上，用于降低层间的界面自由能；其中，缓冲层包括下缓冲层和上缓冲层；第一光波导层，形成于下缓冲层与上缓冲层之间；用于传输激光信号并进行激光信号的耦合；光电探测器层，形成于上缓冲层上；其中，光电探测器层由多个光电探测器构成，多个光电探测器周期性间隔排列于上缓冲层的表面。
[0008]可选地，下缓冲层、第一光波导层、上缓冲层以及光电探测器层的宽度均小于衬底的宽度，在衬底上呈现出脊型结构。
[0009]可选地，下缓冲层和上缓冲层的材料为砷化铝镓。
[0010]可选地，第一光波导层包括光波导下包层、光波导芯层以及光波导上包层，其中，光波导下包层的厚度大于光波导上包层的厚度。
[0011]可选地，光波导上包层分为第一区域和第二区域，第一区域的折射率小于光波导芯层的折射率，第二区域的折射率大于光波导芯层的折射率；其中，第一区域为要放置光电探测器的区域，第二区域为不放置光电探测器的区域。
[0012]可选地，光波导下包层和光波导上包层的折射率均小于光电探测器层的折射率。
[0013]可选地，光电探测器的数量至少不低于2个，光电探测器包括第二光波导层、N
‑
接
触层、收集层、吸收层、扩散阻挡层和P
‑
接触层。
[0014]可选地，该光电探测器芯片结构还包括：共面波导层，用于为光电探测器提供工作电压。
[0015]可选地，共面波导层包括：第一共面波导、第二共面波导以及探针；第一共面波导为N电极，位于光电探测器的第二光波导层与N
‑
接触层之间；第二共面波导为P电极，与光电探测器的P
‑
接触层接触。
[0016]可选地，该光电探测器芯片结构还包括：钝化层，钝化层的材料为聚酰亚胺，用于包裹除衬底以外的其他层的刻蚀表面。
[0017](三)有益效果
[0018]本专利技术提供的光电探测器芯片结构至少包括以下有益效果：
[0019]1、将光电探测器芯片中的光电探测器设置为间隔排列，有效降低光电探测器中有源区的面积。
[0020]2、基于光电探测器的位置设计光波导层的折射率，使光波导层的折射率呈周期性变化，减少光入射后产生的饱和阻挡作用，减少光在传递过程中造成的损耗。
附图说明
[0021]图1示意性示出了本专利技术实施例中光电探测器芯片结构的侧面结构图；
[0022]图2示意性示出了本专利技术实施例中光电探测器芯片结构的正面结构图；
[0023]图3示意性示出了本专利技术实施例中光电探测器芯片结构的顶层结构图；
[0024]图4示意性示出了本专利技术实施例中光电探测器芯片结构的三维结构图；
[0025]图5示意性示出了本专利技术实施例中光电探测器的结构图。
[0026]附图标记说明：
[0027]1‑
衬底层，2
‑
下缓冲层，3
‑
光波导下包层，4
‑
光波导芯层，5
‑
光波导上包层，6
‑
上缓冲层，7
‑
光电探测器，8
‑
第一共面波导，9
‑
第二共面波导，10
‑
钝化层，71
‑
第二光波导层，72
‑
N
‑
接触层，73
‑
收集层，74
‑
吸收层，75
‑
扩散阻挡层，76
‑
P
‑
接触层。
具体实施方式
[0028]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0029]在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本专利技术。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
[0030]在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接连接，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。
[0031]在本专利技术的描述中，需要理解的是，术语“纵向”、“长度”、“周向”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的子系统或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0032]贯穿附图，相同的元素由相同或相近的附图标记来表示。可能导致本专利技术的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状、尺寸、位置关系不反映真实大小、比例和实际位置关系。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
[0033]类似地，为了精简本专利技术并帮助理解各个公开方面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光电探测器芯片结构，其特征在于，包括：衬底(1)；缓冲层，形成于所述衬底(1)上，用于降低层间的界面自由能；其中，所述缓冲层包括下缓冲层(2)和上缓冲层(6)；第一光波导层，形成于所述下缓冲层(2)与上缓冲层(6)之间；用于传输激光信号并进行激光信号的耦合；光电探测器层，形成于所述上缓冲层(6)上；其中，光电探测器层由多个光电探测器(7)构成，所述多个光电探测器周期性间隔排列于所述上缓冲层(6)的表面。2.根据权利要求1所述的光电探测器芯片结构，其特征在于，所述下缓冲层(2)、第一光波导层、上缓冲层(6)以及光电探测器层的宽度均小于衬底(1)的宽度，在衬底(1)上呈现出脊型结构。3.根据权利要求1所述的光电探测器芯片结构，其特征在于，所述下缓冲层和所述上缓冲层的材料为砷化铝镓。4.根据权利要求3所述的光电探测器芯片结构，其特征在于，所述第一光波导层包括光波导下包层(3)、光波导芯层(4)以及光波导上包层(5)，其中，所述光波导下包层(3)的厚度大于所述光波导上包层(6)的厚度。5.根据权利要求4所述的光电探测器芯片结构，其特征在于，所述光波导上包层(5)分为第一区域和第二区域，所述第一区域的折射率小于所述光波导芯层(6)的折射率，所述第二区域的折射率大于所述光波导芯层(6)的折射率；其中，所述第一...

【专利技术属性】
技术研发人员：王文亭，田震，付孟博，陶冶，刘杰涛，祝宁华，
申请(专利权)人：雄安创新研究院，
类型：发明
国别省市：