一种多路同步串行通讯时序适配与切换电路制造技术

本发明专利技术公开了一种多路同步串行通讯时序适配与切换电路，旨在解决微处理器的同步串口与模数转换芯片之间无法直接进行通讯的问题，一种多路同步串行通讯时序适配与切换电路，包括信号产生模块，信号产生模块连接有信号转换模块，信号转换模块连接有通道切换模块，信号产生模块产生时钟信号并以PWM信号的形式输出，信号转换模块包括第一信号转换模块和第二信号转换模块，信号转换模块输出跟随PWM信号的信号，通道切换模块将微处理器的同步串口与不同的模数转换芯片接口进行切换。通过设置信号转换模块和通道转换模块，保证微处理器的同步串口与模数转换芯片之间的时序适配，实现两者之间的同步通讯。者之间的同步通讯。者之间的同步通讯。

【技术实现步骤摘要】
一种多路同步串行通讯时序适配与切换电路


[0001]本专利技术涉及通讯
，具体涉及一种多路同步串行通讯时序适配与切换电路。

技术介绍

[0002]在使用微处理器的同步串口（USART）与模数转换芯片（ADC）通讯时，由于二者均只支持一种同步串口模式，导致无法直接进行通讯；处理器的同步串口支持的同步串口模式为Mode 3，即时钟空闲时为高电平，第二个跳变沿开始采样；模数转换芯片的SPI接口只支持Mode 0，即时钟空闲时为低电平，第一个跳变沿开始采样；无法通过简单的逻辑转换进行连接。
[0003]此外，项目使用的微处理器只能提供3路同步串口接口，实际需求则需读取6路模数转换芯片的数据；故由于同步串口的数量不足，满足不了读取6路模数转换芯片的需求。
[0004]在中国专利文献上公开的“带有同步串口的通讯装置、同步串口带宽同步系统及方法法”，其公开号为CN108111426B，公开日为2021年06月08日；提供了一种带有同步串口的通讯装置、同步串口带宽同步系统及方法，主要包括：首先判断本机是否为同步串口时钟接收端，若不是则作为同步串口时钟发送端进行处理，若是则实时采样串口时钟，计算出当前同步串口速率且存储，然后定时轮询存储的当前同步串口速率，并根据当前同步串口速率更新配置令牌桶速率为当前同步串口速率值，在通过串口数据发送时，实时根据令牌桶进行数据转发。但是公开号为CN108111426B的中国专利并未提出具体的电路结构，也无法解决上述问题。

技术实现思路

[0005]本专利技术解决了微处理器的同步串口与模数转换芯片之间无法直接进行通讯的问题，提出一种多路同步串行通讯时序适配与切换电路，通过设置信号转换模块和通道转换模块，保证微处理器的同步串口与模数转换芯片之间的时序适配，实现两者之间的同步通讯。
[0006]为了实现上述目的，本专利技术采用以下技术方案：一种多路同步串行通讯时序适配与切换电路，包括信号产生模块，所述信号产生模块连接有信号转换模块，所述信号转换模块连接有通道切换模块，所述信号产生模块产生时钟信号并以PWM信号的形式输出，所述信号转换模块包括第一信号转换模块和第二信号转换模块，所述信号转换模块输出跟随PWM信号的信号，所述通道切换模块将微处理器的同步串口与不同的模数转换芯片接口进行切换。
[0007]本专利技术中，信号产生模块能够输出时钟信号并以PWM信号的形式进行输出，信号转换模块包括有第一信号转换模块和第二转换模块，第一信号转换模块用于模数转换芯片SPI接口的信号转换，第二转换模块用于微处理器的同步串口接口的信号转换，且分别输出有跟随信号；信号转换模块还连接于通道切换模块，通道切换模块能够解决由于同步串口
的数量不足，无法读取6路模数转换芯片的问题。
[0008]作为优选，所述信号产生模块包括定时器TIM6_1，高速时钟信号输入到所述定时器TIM6_1后，沿定时器TIM6_1的PWM端口输出；所述定时器TIM6_1的事件输出端连接有时钟计数器TIM6_2，所述时钟计数器TIM6_2的事件输出端连接于所述定时器TIM6_1。
[0009]本专利技术中，时钟信号由微处理器片上定时器TIM6_1产生，微处理器内部高速时钟信号PCLK（200MHz）经过分频后得到输出时钟信号，经由PWM端口输出。
[0010]作为优选，所述第一信号转换模块包括触发器U2，所述触发器U2的时钟信号输入端连接信号产生模块，所述触发器U2的输出端连接有三态门U1的使能端，所述触发器U2的置位输入端连接有时钟计数器TIM2_1_CHB，所述时钟计数器TIM2_1_CHB的输入端连接三态门U1的输出端，所述三态门U1的输入端连接信号产生模块，所述三态门U1的输出端还连接有电阻R1，所述电阻R1接地。
[0011]本专利技术中，定时器TIM6_1产生的时钟信号输入到触发器U2作为触发信号，例如，触发器U2在常态时通过置位输入端设置输出端为高电平，三态门U1输出关闭，信号SPI_SCK经由下拉电阻R1，保持为低电平。
[0012]作为优选，所述第二信号转换模块包括三态门U3，所述三态门U3的输入端连接信号产生模块，所述三态门U3的输出端连接电阻R2后接地，所述三态门U3的输出端还分别连接有时钟计数器TIM2_1_CHA和同步串口，所述时钟计数器TIM2_1_CHA的事件输出端连接于三态门U3的使能端。
[0013]本专利技术中，常态时，三态门U3的使能端通过微处理器I/O控制，置为低电平，处于输出允许状态，输出信号USART_CK跟随定时器TIM6_1所输出的时钟信号，保持为高电平；当定时器TIM6_1开始输出时钟信号（PWM）时，信号USART_CK跟随PWM信号输出时钟。
[0014]作为优选，所述通道转换模块包括连接微处理器的同步串口和模数转换芯片接口的模拟开关U4，所述模拟开关U4连接有时钟计数器TIM2_1_CHB的比较输出端，所述时钟计数器TIM2_1_CHB的比较输出端连接有三态门U5的使能端，所述三态门U5的使能端连接有非门D6的输入端，所述非门D6的输出端连接有三态门U7的使能端。
[0015]本专利技术中，三态门U5和三态门U7分别与不同的模数转换芯片连接。
[0016]作为优选，所述三态门U5和三态门U7的输入端均连接于三态门U1的输出端，所述三态门U5和三态门U7的输出端分别连接有模数转换芯片的信号接收端，所述三态门U5和三态门U7的输出端分别连接电阻后接地。
[0017]本专利技术中，常态时，时钟计数器TIM2_1_CHB的比较输出端CMP设置为高电平，此时三态门U5关闭，三态门U7打开，模拟开关U4置于a端。SPI_SCK信号被送至模数转换芯片UA/UB/UC，同时UA/UB/UC的数据输出端SDO通过模拟开关U4，连接至USART1/2/3。
[0018]作为优选，所述模数转换芯片包括第一模数转换芯片UA/UB/UC和第二模数转换芯片IA/IB/IC，所述第一模数转换芯片UA/UB/UC连接三态门U5的输出端，所述第二模数转换芯片IA/IB/IC连接三态门U7的输出端。
[0019]本专利技术中，第一模数转换芯片UA/UB/UC和第二模数转换芯片IA/IB/IC均为3路模数转换芯片。
[0020]本专利技术具有如下的有益效果：1、本专利技术涉及的一种多路同步串行通讯时序适配与切换电路，通过设置信号转换
模块和通道转换模块，保证微处理器的同步串口与模数转换芯片之间的时序适配，实现两者之间的同步通讯；2、通道切换模块具体解决由于同步串口的数量不足，无法读取6路模数转换芯片的问题，实现灵活切换，满足读取的需求。
附图说明
[0021]图1是本专利技术中一种多路同步串行通讯时序适配与切换电路的框架示意图；图2是本专利技术中一种多路同步串行通讯时序适配与切换电路的电路示意图；图3是本专利技术中一种多路同步串行通讯时序适配与切换电路的实际测试波形图。
具体实施方式
[0022]为使本专利技术的目的、技术方案以及优点更本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多路同步串行通讯时序适配与切换电路，其特征在于，包括信号产生模块，所述信号产生模块连接有信号转换模块，所述信号转换模块连接有通道切换模块，所述信号产生模块产生时钟信号并以PWM信号的形式输出，所述信号转换模块包括第一信号转换模块和第二信号转换模块，所述信号转换模块输出跟随PWM信号的信号，所述通道切换模块将微处理器的同步串口与不同的模数转换芯片接口进行切换。2.根据权利要求1所述的一种多路同步串行通讯时序适配与切换电路，其特征在于，所述信号产生模块包括定时器TIM6_1，高速时钟信号输入到所述定时器TIM6_1后，沿定时器TIM6_1的PWM端口输出；所述定时器TIM6_1的事件输出端连接有时钟计数器TIM6_2，所述时钟计数器TIM6_2的事件输出端连接于所述定时器TIM6_1。3.根据权利要求1或2所述的一种多路同步串行通讯时序适配与切换电路，其特征在于，所述第一信号转换模块包括触发器U2，所述触发器U2的时钟信号输入端连接信号产生模块，所述触发器U2的输出端连接有三态门U1的使能端，所述触发器U2的置位输入端连接有时钟计数器TIM2_1_CHB，所述时钟计数器TIM2_1_CHB的输入端连接三态门U1的输出端，所述三态门U1的输入端连接信号产生模块，所述三态门U1的输出端还连接有电阻R1，所述电阻R1接地。4.根据权利要求3所述的一种多路同步串行通讯时序适配与切换电路，其特征在于，所...

【专利技术属性】
技术研发人员：甄荣国，李勇，陈景和，田清源，郭豪杰，施家健，赵泽宇，吕伟青，陈东旭，陈杰，朱辉，梁勇挺，
申请(专利权)人：浙江瑞银电子有限公司，
类型：发明
国别省市：