一种基于M-PHY接口的速率匹配方法及其存储介质组成比例

本发明专利技术公开了一种基于M

【技术实现步骤摘要】
一种基于M
‑
PHY接口的速率匹配方法及其存储介质


[0001]本专利技术涉及速率匹配
，尤其是一种基于M
‑
PHY接口的速率匹配方法及其存储介质。

技术介绍

[0002]随着智能手机的快速发展，手机已经变成了一种生活中的必需品。人们对于智能手机的要求也越来越高。卓越的手机性能可以给用户带来指尖跳舞的感觉。为了满足这种需求，各大厂家对手机的中央处理器(Central Processing Unit，CPU)、内存、存储设备都投入了大量的研发。现在CPU和内存的发展已经是相当地迅速，运行速度在成倍增长。但是传统的存储设备运行速度已经远远落后于CPU和内存。高速的CPU和内存搭配低速的存储设备，无法发挥出CPU和内存的性能优势。所以对于快速存储设备的需求尤为迫切，从而有了通用快闪记忆体(Universal Flash Storage，UFS)的诞生。其中，统
ー
协议(Unified Protocol，UniPro)是一种针对利用高速串行链路的芯片到芯片(chip
‑
to
‑
chip)的应用。UniPro被定义为通用协议，该协议解决例如错误处理、流量控制、路由或仲裁的一般互连问题。此外，UniPro支持M
‑
PHY链路，M
‑
PHY提供多种传输模式即低速和高速，每种模式支持多速传动。在实际应用中，由于20
‑
bit远程监控和维护接口(Remote Monitor and Maintenance Interface，RMMI)的M
‑
PHY与40
‑
bit RMMI的UniPro之间缺乏协议转接，导致不同速率下的M
‑
PHY无法与UniPro进行正常的通信。

技术实现思路

[0003]为解决上述问题，本专利技术的目的在于提供一种基于M
‑
PHY接口的速率匹配方法及其存储介质，通过速率匹配，提高M
‑
PHY与UniPro之间的兼容性和通信效率。
[0004]本专利技术解决其问题所采用的技术方案是：
[0005]第一方面，本申请实施例提供一种基于M
‑
PHY接口的速率匹配方法，所述方法包括：获取基于M
‑
PHY的第一数据，其中，所述第一数据包括第一时钟信息和第一位宽信息；对所述第一时钟信息进行分频处理，得到第二时钟信息；在所述第一时钟信息的周期内寄存所述第一位宽信息，得到寄存信息；拼接所述寄存信息和所述第二时钟信息，得到基于统一协议的第二数据，其中，所述第二数据的速率与所述第一数据的速率不同。
[0006]第二方面，本申请另一实施例提供一种基于M
‑
PHY接口的速率匹配方法，包括：获取基于统一协议的第二数据，其中，所述第二数据包括第二时钟信息和第二位宽信息；对第一时钟信息进行分频处理，得到与所述第二时钟信息一致的第三时钟信息；根据所述第三时钟信息，切割所述第二位宽信息并按序存放，得到切割信息；根据所述切割信息和所述第一时钟信息，得到基于M
‑
PHY的第一数据，其中，所述第一数据的速率与所述第二数据的速率不同。
[0007]第三方面，本申请实施例提供一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现如上所
述的基于M
‑
PHY接口的速率匹配方法。
[0008]第四方面，本申请实施例提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，实现如上所述的基于M
‑
PHY接口的速率匹配方法。
[0009]本申请实施例，通过获取基于M
‑
PHY的第一数据，对第一时钟信息进行分频处理，得到第二时钟信息，在第一时钟信息的周期内寄存第一位宽信息，得到寄存信息；拼接寄存信息和第二时钟信息，得到基于统一协议的第二数据。通过对第一数据和第二数据进行速率匹配，提高M
‑
PHY与UniPro之间的兼容性和通信效率。
[0010]本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0011]图1为本专利技术实施例一种基于M
‑
PHY接口的速率匹配方法的流程图；
[0012]图2为图1中步骤S2000的流程图；
[0013]图3为图1中步骤S3000的流程图；
[0014]图4为图1中步骤S4000的流程图；
[0015]图5为图1中第二数据的结构图；
[0016]图6为本专利技术另一实施例一种基于M
‑
PHY接口的速率匹配方法的流程图；
[0017]图7为图6中步骤S6000的流程图；
[0018]图8为图6中步骤S7000的流程图；
[0019]图9为图6中步骤S8000的流程图；
[0020]图10为图6中第一数据的结构图；
[0021]图11是本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
[0022]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0023]在本专利技术的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0024]在本专利技术的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
[0025]本专利技术的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属
技术人员可以结合技术方案的具体内容合理确定上述词语在本专利技术中的具体含义。
[0026]本专利技术实施例涉及的基于M
‑
PHY接口的速率匹配方法及其存储介质，是基于物理
层协议(Physical，PHY)。电子设备已经遍布整个社会激增，从而支持广泛的应用和使用。随着设备数量及种类的扩大，对电子设备彼此通信的需求不断增大。作为对这一需求的响应，提出并采用了各种协议。在许多情况中，协议定义在电子设备间传达的信号电平、以及相关联的数据表示和定时。UFS使用移动工业处理器接口(MobileIndustryPr本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于M
‑
PHY接口的速率匹配方法，其特征在于，包括以下步骤：获取基于M
‑
PHY的第一数据，其中，所述第一数据包括第一时钟信息和第一位宽信息；对所述第一时钟信息进行分频处理，得到第二时钟信息；在所述第一时钟信息的周期内寄存所述第一位宽信息，得到寄存信息；拼接所述寄存信息和所述第二时钟信息，得到基于统一协议的第二数据，其中，所述第二数据的速率与所述第一数据的速率不同。2.根据权利要求1所述的一种基于M
‑
PHY接口的速率匹配方法，其特征在于，所述对所述第一时钟信息进行分频处理，得到第二时钟信息，包括：获取所述第一时钟信息；根据所述第一数据的速率和所述第二数据的速率，分频处理所述第一时钟信息；输出所述第二时钟信息。3.根据权利要求2所述的一种基于M
‑
PHY接口的速率匹配方法，其特征在于，所述在所述第一时钟信息的周期内寄存所述第一位宽信息，得到寄存信息，包括：通过D型触发器捕捉所述第一时钟信息，输出与所述第一时钟信息对应的所述第一位宽信息；寄存所述第一位宽信息，输出所述寄存信息。4.根据权利要求3所述的一种基于M
‑
PHY接口的速率匹配方法，其特征在于，所述拼接所述寄存信息和所述第二时钟信息，得到基于统一协议的第二数据，包括：拼接所述寄存信息和所述第二时钟信息；输出所述第二数据，其中，所述第二数据的速率与所述第一数据的速率的比值等于所述第二时钟信息与所述第一时钟信息的比值。5.一种基于M
‑
PHY接口的速率匹配方法，其特征在于，包括以下步骤：获取基于统一协议的第二数据，其中，所述第二数据包括第二时钟信息和第二位宽信息；对第一时钟信息进行分频处理，得到与所述第二时钟信息一致的第三时钟信息；根据所述第三时...

【专利技术属性】
技术研发人员：邱江霖，刘弋波，赖鼐，龚晖，
申请(专利权)人：珠海妙存科技有限公司，
类型：发明
国别省市：