一种基于芯片针脚测试的失效分析方法和装置制造方法及图纸

本发明专利技术公开了一种基于芯片针脚测试的失效分析方法和装置。该方法包括：获取晶圆测试阶段的芯片针脚测试数据，从针脚测试数据中确定芯片中每个凸点的失效数量；根据失效数量从芯片中的凸点中选择风险凸点，并统计风险凸点的坐标位置，根据坐标位置确定芯片的风险区域；导入失效芯片的失效日志，解析失效日志得到原始失效路径集合，并从原始失效路径集合中过滤得到与风险区域相对应的失效数据点；利用电性失效分析工具对失效数据点进行失效分析和验证。本发明专利技术的技术方案利用芯片针脚测试数据来定义和评估风险区域，将风险区域信息反馈给电性失效分析工具，缩小了失效数据分析和验证范围，加快了分析速度，提升了准确性。提升了准确性。提升了准确性。

【技术实现步骤摘要】
一种基于芯片针脚测试的失效分析方法和装置


[0001]本专利技术涉及芯片测试
，尤其涉及一种基于芯片针脚测试的失效分析方法和装置。

技术介绍

[0002]芯片制造过程中，由于芯片工艺制造波动、运输影响或其他外力因素等各种原因，导致芯片内部容易产生大量裂纹和破损。这种物理失效将导致芯片在后续测试会面临不可逆的失效问题，甚至导致芯片在直流测试阶段就会失效，使后续的芯片功能测试无法执行。对于这些芯片，往往需要结合现场测试数据和各种失效分析手段，尽快查明失效原因，找出其中的问题点，从而减少芯片良率的损失。但是在芯片测试数据很少的情况下，芯片失效的原因和位置分析变得愈加困难。
[0003]如图1所示，传统方案中，当芯片遇到破损和裂纹等问题时，通常是直接借助物理失效手段对相关失效芯片进行热点分析和物理切片观察。除此以外，还可以通过电性失效分析(EFA)等电学的非破坏性的失效分析手段，并提供定位支持，进行测试机台分析诊断工具SCAN数据收集，利用专业工具分析，帮助查找失效原因以及位置。然而上述方案并没有对问题区域进行提前判别就直接带入EFA工具，影响查找准确性。将SCAN日志无差别地载入分析将会导致EFA时间增加，例如SCAN分析还可能捕获到其他问题，导致噪声较大。而如果直接采用芯片级的物理失效分析(PFA)等破坏性的失效分析手段，对晶粒(DIE)区域的热点或者切片进行物理、材料方面的分析，将会提高分析难度和成本。

技术实现思路

[0004]有鉴于此，本专利技术提供了一种基于芯片针脚测试的失效分析方法和装置，旨在解决失效分析处理难度大、成本高和数据精准性不足问题。
[0005]本专利技术在第一方面提供了一种基于芯片针脚测试的失效分析方法，包括：
[0006]获取晶圆测试阶段的芯片针脚测试数据，从所述针脚测试数据中确定所述芯片中每个凸点的失效数量；
[0007]根据所述失效数量，从所述芯片中的凸点中选择风险凸点，并统计风险凸点的坐标位置，根据所述坐标位置确定所述芯片的风险区域；
[0008]导入失效芯片的失效日志，解析所述失效日志得到原始失效路径集合，并从所述原始失效路径集合中过滤得到与所述风险区域相对应的失效数据点；
[0009]利用电性失效分析工具对所述失效数据点进行失效分析和验证。
[0010]优选地，所述从针脚测试数据中确定所述芯片中每个凸点的失效数量，进一步包括：
[0011]对晶圆针脚测试项目进行失效凸点统计分析，获取所述凸点的电学测试数据，通过观测直流针脚相关测试中的失效凸点，获得每个凸点的失效数量。
[0012]优选地，所述根据失效数量，从所述芯片中的凸点中选择风险凸点，并统计风险凸
点的坐标位置，进一步包括：
[0013]通过芯片级物理映射，获取所述失效凸点中失效数量最多的预设比例的凸点集合，作为风险凸点，加入风险凸点列表中；
[0014]按照所有风险凸点在芯片版图中的位置，进行坐标查询和标记，获得所有风险凸点的中心坐标集合。
[0015]优选地，所述根据坐标位置确定芯片的风险区域，进一步包括：
[0016]对于n个风险凸点的坐标集合，进行X坐标集合和Y坐标集合的分开统计：
[0017]X_list＝{x1,x2,x3,...,xn}；
[0018]Y_list＝{y1,y2,y3,...,yn}。
[0019]其中xn，yn分别表示第n个风险凸点的横坐标和纵坐标；
[0020]获得风险凸点横坐标的最大值和最小值，以及纵坐标的最大值和最小值，即：
[0021]Xmin＝minimum(x1,x2,x3,x4,...,xn)；
[0022]Xmax＝maximum(x1,x2,x3,x4,...,xn)；
[0023]Ymin＝minimum(y1,y2,y3,y4,...,yn)；
[0024]Ymax＝maximum(y1,y2,y3,y4,...,yn)；
[0025]其中minimum和maximum分别为求解最小值和最大值的函数；
[0026]将所述风险区域可以定义为以下约束框：
[0027]Bounding box＝{Xmin,Ymin,Xmax,Ymax}；
[0028]将所述约束框的横坐标和纵坐标分别向外扩展，获得坐标过滤窗口：
[0029]C
‑
Filter Box＝
[0030]{Xmin
‑
offset,Ymin
‑
offset,Xmax+offset,Ymax+offset}。
[0031]其中offset为所述约束框的横坐标和纵坐标向外扩展的偏移量。
[0032]优选地，所述从原始失效路径集合中过滤得到与所述风险区域相对应的失效数据点，进一步包括：
[0033]将所述原始失效路径集合的路径中心点坐标取出，形成失效路径中心坐标数据集合；
[0034]基于所述坐标过滤窗口对所述失效路径中心坐标数据集合进行过滤，仅保留坐标位于所述坐标过滤窗口内的失效数据点。
[0035]本专利技术在第二方面提供了一种基于芯片针脚测试的失效分析装置，包括：
[0036]测试数据获取模块，用于获取晶圆测试阶段的芯片针脚测试数据，从所述针脚测试数据中确定所述芯片中每个凸点的失效数量；
[0037]风险区域确定模块，用于根据所述失效数量，从所述芯片中的凸点中选择风险凸点，并统计风险凸点的坐标位置，根据所述坐标位置确定所述芯片的风险区域；
[0038]失效数据过滤模块，用于导入失效芯片的失效日志，解析所述失效日志得到原始失效路径集合，并从所述原始失效路径集合中过滤得到与所述风险区域相对应的失效数据点；
[0039]失效分析模块，用于利用电性失效分析工具对所述失效数据点进行失效分析和验证。
[0040]优选地，所述测试数据获取模块进一步配置为：
[0041]对晶圆针脚测试项目进行失效凸点统计分析，获取所述凸点的电学测试数据，通过观测直流针脚相关测试中的失效凸点，获得每个凸点的失效数量。
[0042]优选地，所述风险区域确定模块进一步配置为：
[0043]通过芯片级物理映射，获取所述失效凸点中失效数量最多的预设比例的凸点集合，作为风险凸点，加入风险凸点列表中；
[0044]按照所有风险凸点在芯片版图中的位置，进行坐标查询和标记，获得所有风险凸点的中心坐标集合。
[0045]优选地，所述风险区域确定模块进一步配置为：
[0046]对于n个风险凸点的坐标集合，进行X坐标集合和Y坐标集合的分开统计：
[0047]X_list＝{x1,x2,x3,...,xn}；
[0048]Y_list＝{y1,y2,y3,...,yn}。
[0049]其中xn，yn分别表示第n个风险凸点的横坐标和纵坐标；
[0050]获得风险凸点横坐标的最大本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于芯片针脚测试的失效分析方法，其特征在于，包括：获取晶圆测试阶段的芯片针脚测试数据，从所述针脚测试数据中确定所述芯片中每个凸点的失效数量；根据所述失效数量，从所述芯片中的凸点中选择风险凸点，并统计风险凸点的坐标位置，根据所述坐标位置确定所述芯片的风险区域；导入失效芯片的失效日志，解析所述失效日志得到原始失效路径集合，并从所述原始失效路径集合中过滤得到与所述风险区域相对应的失效数据点；利用电性失效分析工具对所述失效数据点进行失效分析和验证。2.根据权利要求1所述的基于芯片针脚测试的失效分析方法，其特征在于，所述从所述针脚测试数据中确定所述芯片中每个凸点的失效数量，进一步包括：对晶圆针脚测试项目进行失效凸点统计分析，获取所述凸点的电学测试数据，通过观测直流针脚相关测试中的失效凸点，获得每个凸点的失效数量。3.根据权利要求1所述的基于芯片针脚测试的失效分析方法，其特征在于，所述根据所述失效数量，从所述芯片中的凸点中选择风险凸点，并统计风险凸点的坐标位置，进一步包括：通过芯片级物理映射，获取所述失效凸点中失效数量最多的预设比例的凸点集合，作为风险凸点，加入风险凸点列表中；按照所有风险凸点在芯片版图中的位置，进行坐标查询和标记，获得所有风险凸点的中心坐标集合。4.根据权利要求3所述的基于芯片针脚测试的失效分析方法，其特征在于，所述根据所述坐标位置确定所述芯片的风险区域，进一步包括：对于n个风险凸点的坐标集合，进行X坐标集合和Y坐标集合的分开统计：X_list＝{x1,x2,x3,...,xn}；Y_list＝{y1,y2,y3,...,yn}；其中xn、yn分别表示第n个风险凸点的横坐标和纵坐标；获得风险凸点横坐标的最大值和最小值，以及纵坐标的最大值和最小值，即：Xmin＝minimum(x1,x2,x3,x4,...,xn)；Xmax＝maximum(x1,x2,x3,x4,...,xn)；Ymin＝minimum(y1,y2,y3,y4,...,yn)；Ymax＝maximum(y1,y2,y3,y4,...,yn)；其中minimum和maximum分别为求解最小值和最大值的函数；将所述风险区域定义为以下约束框：Bounding box＝{Xmin,Ymin,Xmax,Ymax}；将所述约束框的横坐标和纵坐标分别向外扩展，获得坐标过滤窗口：C
‑
Filter Box＝{Xmin
‑
offset,Ymin
‑
offset,Xmax+offset,Ymax+offset}；其中offset为所述约束框的横坐标和纵坐标向外扩展的偏移量。5.根据权利要求4所述的基于芯片针脚测试的失效分析方法，其特征在于，所述从所述原始失效路径集合中过滤得到与所述风险区域相对应的失效数据点，进一步包括：
将所述原始失效路径集合的路径中心点坐标取出，形成失效路径中心坐标数据集合；基于所述坐标过滤窗口对所述失效路径中心坐标数据集合进行过滤，仅保留...

【专利技术属性】
技术研发人员：林健，
申请(专利权)人：成都海光微电子技术有限公司，
类型：发明
国别省市：