【技术实现步骤摘要】
断言验证方法、断言验证平台、电子设备及可读存储介质
[0001]本专利技术涉及计算机
，尤其涉及一种断言验证方法、断言验证平台、电子设备及可读存储介质。
技术介绍
[0002]随着大规模及超大规模集成电路在工业当中的验证，功能验证成为芯片开发中耗时最长的过程。验证工作占据了开发工作的70％。其中一个瓶颈是在FPGA平台上完成ASIC的原型验证。虽然FPGA的原型验证可以利用FPGA板卡尽可能的模拟芯片在物理环境下产生的问题，并且在测试过程中具有一定的频率（1MHz~10MHz），但是对于FPGA而言，前期的EDA工具编译和综合的时间过长，且在FPGA板卡中，无法有效的获得寄存器级的数据，导致原型验证无法完全找出所有的错误，这使得验证效率明显地降低且会消耗较长的时间。
[0003]FPGA作为原型验证的标准方法和加速器，可以显著提升性能。然而，使用FPGA调试RTL设计并不简单。目前供应商提供的调试工具如Signaltap和ILA，引入显著的面积开销，并且只能监视有限数量的内部信号。现有的硬件厂商针对于原型验证设...
【技术保护点】
【技术特征摘要】 【专利技术属性】
1.一种断言验证方法，其特征在于，应用于断言验证平台，所述断言验证平台包括可编程逻辑芯片，所述可编程逻辑芯片中配置有被测设计、覆盖率监视器和硬件化断言测试集；所述方法包括：利用所述硬件化断言测试集对所述被测设计进行断言验证，并通过所述覆盖率监视器确定所述被测设计的断言覆盖率；在所述被测设计的断言覆盖率满足预设条件的情况下，确定所述被测设计通过验证。2.根据权利要求1所述的方法，其特征在于，所述断言验证平台还包括仿真系统和处理系统，所述处理系统包括中断控制器和标准参考模型；所述可编程逻辑芯片中还配置有硬件快照控制器；所述方法还包括：所述覆盖率监视器在监测到断言失败的情况下，向所述中断控制器发送第一指示；所述中断控制器在接收到所述第一指示的情况下，中断针对所述被测设计的断言验证；所述硬件快照控制器在断言验证中断的情况下，采集所述被测设计中各个寄存器的数据信息，并将所述数据信息发送至所述仿真系统；所述仿真系统根据所述数据信息和所述标准参考模型进行数据仿真，以定位所述被测设计的断言失败原因并进行错误调试与修复。3.根据权利要求1所述的方法，其特征在于，所述硬件化断言测试集包括断言电路，所述断言电路为硬件描述级电路；所述硬件化测试集被配置在所述可编程逻辑芯片的动态部分重配置区域；所述方法还包括：在所述被测设计的断言覆盖率满足预设条件的情况下，更换所述动态部分重配置区域中的断言电路，以对所述被测设计进行下一轮断言验证。4.根据权利要求1所述的方法，其特征在于，所述硬件化断言测试集包括断言电路，所述断言电路为硬件描述级电路；所述利用所述硬件化断言测试集对所述被测设计进行断言验证，并通过所述覆盖率监视器确定所述被测设计的断言覆盖率之前，所述方法还包括：获取所述被测设计与所述断言电路之间的信号连接信息；基于所述信号连接信息、所述被测设计和所述断言电路，生成目标网表；所述目标网表用于采用逻辑门描述所述被测设计与所述断言电路之间的连接情况；根据所述目标网表生成目标位流文件；利用所述目标位流文件将所述被测设计和所述断言电路配置到所述可编程逻辑芯片中。5.根据权利要求4所述的方法，其特征在于，所述基于所述信号连接信息、所述被测设计和所述断言电路，生成目标网表，包括：将所述被测设计转换为第一网表，并将所述断言电路转换为第二网表；基于所述信号连接信息将所述第一网表与所述第二网表中的对应部分进行缝合处理，得到目标网表；在所述目标网表中，所述第二网表的信号输入端与所述第一网表中的待监测信号的输出端相连。6.一种断言验证平台，其特征在于，所述断言验证平台包括可编程逻辑芯片；所述可编程逻辑芯片中配置有被测设计、覆盖率监视器和硬件化断言测试集；所述硬件化断言测试集，用于对所述被测设计进行断言验证；
技术研发人员：石侃，张子卿，翁伟杰，包云岗，
申请(专利权)人：北京开源芯片研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。