飞行时间图像传感器像素电路及其驱动方法、图像传感器技术

本发明专利技术涉及一种飞行时间图像传感器像素电路及其驱动方法、图像传感器，该像素电路包括感光元件、若干读取控制单元以及校正单元；所述若干读取控制单元包括若干对应的浮动扩散点，所若干读取控制单元用于分别对所述感光元件传输的电荷信号进行读取控制；所述校正单元的一端连接至高电平电压信号，另一端连接所述若干读取控制单元对应的所述浮动扩散点；其中，所述校正单元用于在积分期间当至少一个浮动扩散点的电位低于预设电压时，同时对全部浮动扩散点进行复位以重新积分，从而可以有效降低背景光过强对本飞行时间图像传感器像素电路的干扰，确保感光元件传输的电荷信号顺利读出。出。出。

【技术实现步骤摘要】
飞行时间图像传感器像素电路及其驱动方法、图像传感器


[0001]本申请涉及图像传感器
，具体而言，涉及一种飞行时间图像传感器像素电路及其驱动方法、图像传感器。

技术介绍

[0002]图像传感器是数字摄像头的重要组成部分，根据元件的不同，图像传感器可以分为CCD(Charge Coupled Device，电荷耦合元件)图像传感器和 CMOS(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体) 图像传感器两大类。而由于CMOS图像传感器具有功耗、成本低、易于标准化生产等优点，在各个领域得到了广泛应用。
[0003]飞行时间(TOF，Time of Fly)图像传感器装置主要应用于获取3D图像的系统、利用基于光学飞行时间感知光线从光源到达物体，再反射回图像传感器的时间来测量成像目标到图像传感装置的距离，通过将飞行时间图像传感器的每个像素都用于距离测量可以获得高精度的深度图像。
[0004]对于传统的图像传感器而言，其工作效率与其接收到的背景光直接相关，具体地，当图像传感器接收到较强背景光时，位于图像传感器像素电路中的浮置扩散(FD，Floating Diffusion)节点的电压会因较强背景光的干扰急剧下降，当浮动扩散点的电压下降到低于读出电路的开启电压时，则会导致图像传感器像素电路中的读出电路无法正常导通、无法读出光电二极管传输的电荷信号，进而导致整个像素电路失效。

技术实现思路

[0005]为了至少克服现有技术中的上述不足，本申请的目的在于提供一种飞行时间图像传感器像素电路及其驱动方法、图像传感器。
[0006]第一方面，本申请实施例提供一种飞行时间图像传感器像素电路，所述飞行时间图像传感器像素电路包括感光元件、若干读取控制单元以及校正单元；
[0007]所述若干读取控制单元包括若干对应的浮动扩散点，所述若干读取控制单元用于分别对所述感光元件传输的电荷信号进行读取控制；所述校正单元的一端连接高电平电压信号，另一端连接所述若干浮动扩散点；其中，所述校正单元用于在积分期间当至少一个所述浮动扩散点的电位低于预设电压时，同时对全部所述浮动扩散点进行复位以重新积分；
[0008]在一种可能的实现方式中，所述校正单元的一端连接至高电平电压信号，另一端连接所述若干浮动扩散点；所述校正单元包括若干开关晶体管和逻辑判断模块；所述开关晶体管的第一端与所述高电平电压信号连接；所述开关晶体管的第二端连接所述浮动扩散点，所述开关晶体管的控制端与所述逻辑判断模块连接；所述逻辑判断模块由至少一个逻辑电路构成，所述逻辑判断模块用于当至少一个所述浮动扩散点的电位中的至少一个低于所述预设电压时，输出控制信号使所述开关晶体管导通以对全部所述浮动扩散点进行复位以重新积分；
[0009]在一种可能的实现方式中，所述逻辑判断模块包括至少两个反相器以及或非门电
路，其中，所述反相器与所述浮动扩散点连接，所述反相器接入所述或非门电路的输入端，所述或非门电路的输出端连接所述开关晶体管；
[0010]在一种可能的实现方式中，所述逻辑判断模块包括反相器和与非门电路，其中，所述与非门电路的输入端连接至所述浮动扩散点，所述与非门电路的输出端则连接至所述反相器的输入端，所述反相器的输出端连接所述开关晶体管；
[0011]在一种可能的实现方式中，所述逻辑判断模块仅包括与门电路，其中，所述与门电路的输入端连接至所述浮动扩散点，所述与门电路的输出端同时连接所述开关晶体管；
[0012]在一种可能的实现方式中，所述第一开关晶体管和所述第二开关晶体管为P型晶体管；
[0013]在一种可能的实现方式中，所述逻辑判断模块包括至少两个反相器以及或门电路，其中，所述反相器与所述浮动扩散点连接，所述反相器接入所述或门电路的输入端，所述或门电路的输出端连接所述开关晶体管；
[0014]在一种可能的实现方式中，所述逻辑判断模块仅包括与非门电路，其中，所述与非门电路的输入端连接至所述浮动扩散点，所述与非门电路的输出端连接所述开关晶体管；
[0015]在一种可能的实现方式中，所述与非门电路由至少一控制晶体管组和一偏置晶体管串行连接构成，所述控制晶体管组包括两个串行连接的控制晶体管，所述偏置晶体管的控制端连接偏置电压，所述控制晶体管组通过所述偏置晶体管连接至所述高电平电压信号，且所述控制晶体管和所述偏置晶体管均为N型晶体管；
[0016]在一种可能的实现方式中，所述第一开关晶体管和所述第二开关晶体管为N型晶体管；
[0017]在一种可能的实现方式中，所述读取控制单元包括复位晶体管、传输晶体管和信号输出模块；所述复位晶体管的一端与所述高电平电压信号连接，复位晶体管的另一端与所述浮动扩散点连接，以根据复位控制信号重置所述浮动扩散点的电压；所述信号输出模块的第一端与所述高电平电压信号连接，所述信号输出模块的控制端与所述复位晶体管与所述浮动扩散点分别连接，对从所述浮动扩散点输入的电压信号进行放大输出；
[0018]在一种可能的实现方式中，所述读取控制单元包括第一读取控制单元和第二读取控制单元，且所述第一读取控制单元和所述第二读取控制单元以所述感光元件为中心呈镜像对称；
[0019]在一种可能的实现方式中，所述读取控制单元还包括第三读取控制单元和第四读取控制单元，且所述第一读取控制单元、所述第二读取控制单元、所述第三读取控制单元和所述第四读取控制单元以所述感光元件为中心呈镜像对称；
[0020]在一种可能的实现方式中，所述复位晶体管为N型晶体管；
[0021]在一种可能的实现方式中，所述信号输出模块包括源极跟随晶体管，所述源极跟随晶体管的第一端与所述高电平电压信号连接，所述源极跟随晶体管的控制端连接至所述浮动扩散点、所述复位晶体管的第二端和所述校正单元，所述源极跟随晶体管的第二端连接对应的输出端；
[0022]在一种可能的实现方式中，所述信号输出模块包括行选择晶体管，所述源极跟随晶体管与所述行选择晶体管串行连接、通过行选择晶体管连接对应的所述输出端；
[0023]在一种可能的实现方式中，所述像素电路还包括双转换增益控制模块，所述双转
换增益控制模块连接在所述复位晶体管和所述浮动扩散点之间，所述双转换增益控制模块至少包括一个双转换增益控制晶体管和电容，所述双转换增益控制模块用于实现在低转换增益模式和高转换增益模式的切换；
[0024]在一种可能的实现方式中，所述像素电路还包括像素重置晶体管，所述像素重置晶体管的第一端连接接地信号，所述像素重置晶体管的第二端连接所述感光元件的第二端，所述像素重置晶体管的控制端接入像素重置信号，所述像素重置晶体管用于在所述感光元件传输电荷信号之前对所述感光元件进行电荷清零。
[0025]在一种可能的实现方式中，所述读取控制单元还包括存储电容，所述存储电容的第一极板连接所述浮动扩散点，所述存储电容的第二极板连接接地信号，所述存储电容用于当所述校正单元在至少一个所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种飞行时间图像传感器像素电路，其特征在于，包括感光元件、若干读取控制单元以及校正单元；所述若干读取控制单元包括若干浮动扩散点，所述若干读取控制单元用于分别对所述感光元件传输的电荷信号进行读取控制；所述校正单元的一端连接高电平电压信号，另一端连接所述若干浮动扩散点；其中，所述校正单元用于在积分期间当至少一个所述浮动扩散点的电位低于预设电压时，同时对全部所述浮动扩散点进行复位以重新积分。2.如权利要求1所述的像素电路，其特征在于，所述校正单元的一端连接至高电平电压信号，另一端连接所述若干浮动扩散点；所述校正单元包括若干开关晶体管和逻辑判断模块；所述开关晶体管的第一端与所述高电平电压信号连接；所述开关晶体管的第二端连接所述浮动扩散点，所述开关晶体管的控制端与所述逻辑判断模块连接；所述逻辑判断模块由至少一个逻辑电路构成，所述逻辑判断模块用于当至少一个所述浮动扩散点的电位低于所述预设电压时，输出控制信号使所述开关晶体管导通以对全部所述浮动扩散点进行复位以重新积分。3.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块包括至少两个反相器以及或非门电路，其中，所述反相器与所述浮动扩散点连接，所述反相器接入所述或非门电路的输入端，所述或非门电路的输出端连接所述开关晶体管。4.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块包括反相器和与非门电路，其中，所述与非门电路的输入端连接至所述浮动扩散点，所述与非门电路的输出端则连接至所述反相器的输入端，所述反相器的输出端连接所述开关晶体管。5.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块仅包括与门电路，其中，所述与门电路的输入端连接至所述浮动扩散点，所述与门电路的输出端同时连接所述开关晶体管。6.如权利要求4或5所述的像素电路，其特征在于，所述开关晶体管为P型晶体管。7.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块包括至少两个反相器以及或门电路，其中，所述反相器与所述浮动扩散点连接，所述反相器接入所述或门电路的输入端，所述或门电路的输出端连接所述开关晶体管。8.如权利要求2所述的像素电路，其特征在于，所述逻辑判断模块仅包括与非门电路，其中，所述与非门电路的输入端连接至所述浮动扩散点，所述与非门电路的输出端连接所述开关晶体管。9.如权利要求8所述的像素电路，其特征在于，所述与非门电路由至少一控制晶体管组和一偏置晶体管串行连接构成，所述控制晶体管组包括两个串行连接的控制晶体管，所述偏置晶体管的控制端连接偏置电压，所述控制晶体管组通过所述偏置晶体管连接至所述高电平电压信号，且所述控制晶体管和所述偏置晶体管均为N型晶体管。10.如权利要求7
‑
9任一项所述的像素电路，其特征在于，所述开关晶体管为N型晶体管。11.如权利要求1所述的像素电路，其特征在于，所述读取控制单元包括复位晶体管、传输晶体管和信号输出模块；所述复位晶体管的一端与所述高电平电压信号连接，复位晶体管的另一端与所述浮动扩散点连接，以根据复位控制信号重置所述浮动扩散点的电压；所
述信号输出模块的第一端与所述高电平电压信号连接，所述信号输出模块的控制端与所述复位晶体管与所述浮动扩散点分别连接，对从所述浮动扩散点输入的电压信号进行放大输出。12.如权利要求11所述的像素电路，其特征在于，所述读取控制单元包括第一读取控制单元和第二读取控制单元，且所述第一读取控制单元和所述第二读取控制单元以所述感光元件为中心呈镜像对称。13.如权利要求12所述的像素电路，其特征在于，所述读...

【专利技术属性】
技术研发人员：戴顺麒，任冠京，莫要武，杨光，侯金剑，杨靖，陈鹏，汤黎明，
申请(专利权)人：思特威合肥电子科技有限公司，
类型：发明
国别省市：