【技术实现步骤摘要】
内侧墙沟槽的制备方法、内侧墙、电子设备及制备方法
[0001]本专利技术涉及半导体器件领域,尤其涉及一种内侧墙沟槽的制备方法、内侧墙、电子设备及制备方法。
技术介绍
[0002]随着摩尔定律中MOS晶体管栅长持续减小,FinFET器件已无法提供所需的栅控能力来支持寄生沟道的关断,鳍(Fin)不断增大的高宽比也会引起窄Fin的变形、坍塌及量子限制效应带来的性能退化。发展到3nm及以下的工艺节点时,纳米片(Nanosheet)环栅晶体管(GAAFET)被认为是FinFET最有前途的替代者并受到极大关注。
[0003]而内侧墙(Inner spacer)是NSFET独特的结构特征,有利于减小寄生电容提高器件性能,并且能在沟道形成工艺中起阻挡作用,防止在刻蚀SiGe牺牲层时对源漏外延的SiGe造成损伤。原有的工艺流程中需要在完成源漏的纵向刻蚀后,对SiGe牺牲层进行高选择比的横向刻蚀形成沟槽,之后进行low K材料的沉积对沟槽进行填充,最后对沉积薄膜进行回刻至与沟道部分的Si纳米片在同一垂直面。
[0004]但是,一 ...
【技术保护点】
【技术特征摘要】
1.一种内侧墙沟槽的制备方法,其特征在于,包括:提供一待刻蚀对象;所述待刻蚀对象包括:衬底以及形成于所述衬底上的沿远离所述衬底方向上间隔堆叠的若干沟道层与若干牺牲层;对所述待刻蚀对象沿第一方向进行刻蚀,直至所述衬底的表层,以形成源漏空腔;同时对所述待刻蚀对象中的所述牺牲层沿第二方向进行刻蚀,以形成内侧墙空腔;其中,所述第一方向表征了若干所述沟道层与若干所述牺牲层堆叠的方向;所述第二方向垂直于所述第一方向;其中,对所述牺牲层沿所述第二方向进行刻蚀时,刻蚀速率为:0.05nm/s
‑
0.3nm/s。2.根据权利要求1所述的内侧墙沟槽的制备方法,其特征在于,包括:对所述待刻蚀对象进行刻蚀时采用的刻蚀方式为:电感耦合等离子体刻蚀法。3.根据权利要求2所述的内侧墙沟槽的制备方法,其特征在于,通过调整所述电感耦合等离子体刻蚀法中的刻蚀参数,以对所述待刻蚀对象沿所述第一方向进行刻蚀,形成所述源漏空腔,同时对所述待刻蚀对象中的所述牺牲层沿所述第二方向进行刻蚀,形成所述内侧墙空腔;且通过调整所述电感耦合等离子体刻蚀法中的所述刻蚀参数,以对所述牺牲层沿所述第二方向进行刻蚀时的所...
【专利技术属性】
技术研发人员:钱乐雯,孙新,刘桃,汪大伟,杨静雯,陈鲲,徐敏,吴春蕾,王晨,徐赛生,张卫,
申请(专利权)人:上海集成电路制造创新中心有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。