多CPU通信系统和方法、电子设备、存储介质技术方案

本发明专利技术公开了一种多CPU通信系统和方法、电子设备、存储介质，涉及计算机系统技术领域。多CPU通信系统包括：第一CPU；第二CPU；通信模块，包括若干个第一FIFO、若干个第二FIFO和寄存器组；所述第一FIFO用于存储所述第一CPU发送给所述第二CPU的数据；所述第二FIFO用于存储所述第二CPU发送给所述第一CPU的数据。根据本发明专利技术实施例的多CPU通信系统，在一个系统内集成了多个CPU，并设计了一个通信模块用于CPU之间的通信，从而实现多个CPU之间的快速、高效通信，进而提升系统的运算能力和处理效率，充分发挥多个CPU的优势。分发挥多个CPU的优势。分发挥多个CPU的优势。

【技术实现步骤摘要】
多CPU通信系统和方法、电子设备、存储介质


[0001]本专利技术涉及计算机系统
，尤其是涉及一种多CPU通信系统和方法、电子设备、存储介质。

技术介绍

[0002]目前，很多电子产品的内部仅有一个CPU，用于负责该电子产品的整个运作过程。然而，随着计算机技术的发展，以及人们对计算机运算能力的要求不断提高，只有一个CPU的系统的运算能力和处理效率越来越难以满足需求。为此，我们可以考虑设计一个具有两个CPU甚至是更多个CPU的系统，来提升系统的运算能力；但是，由于每个CPU都有自身的独享内存，并不能直接访问其他CPU的存储器，这也就导致了多个CPU之间的通信较为困难，无法有效发挥多个CPU的优势。

技术实现思路

[0003]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术提出了一种多CPU通信系统和系统、电子设备和存储介质，能够通过在系统内设置多个CPU，提升系统的运算能力和处理效率，且多个CPU之间的通信便捷高效。
[0004]一方面，根据本专利技术实施例的多CPU通信系统，包括：
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多CPU通信系统，其特征在于，包括：第一CPU；第二CPU；通信模块，包括若干个第一FIFO、若干个第二FIFO和寄存器组；所述第一FIFO用于存储所述第一CPU发送给所述第二CPU的数据；所述第二FIFO用于存储所述第二CPU发送给所述第一CPU的数据；当所述第一CPU通过所述寄存器组向所述第一FIFO写入数据时，所述通信模块发送第一中断信号给所述第二CPU，以使所述第二CPU通过所述寄存器组读取所述第一FIFO的数据；或者，所述第二CPU通过轮询的方式查询所述第一FIFO的状态，当所述第二CPU查询到所述第一CPU向所述第一FIFO写入数据时，所述第二CPU通过所述寄存器组读取所述第一FIFO的数据；当所述第二CPU通过所述寄存器组向所述第二FIFO写入数据时，所述通信模块发送第二中断信号给所述第一CPU，以使所述第一CPU通过所述寄存器组读取所述第二FIFO的数据；或者，所述第一CPU通过轮询的方式查询所述第二FIFO的状态，当所述第一CPU查询到所述第二CPU向所述第二FIFO写入数据时，所述第一CPU通过所述寄存器组读取所述第二FIFO的数据。2.根据权利要求1所述的多CPU通信系统，其特征在于，所述通信模块还包括第一过滤单元和第二过滤单元，所述第一过滤单元用于对所述第一CPU写入所述第一FIFO的数据进行过滤，所述第二过滤单元用于对所述第二CPU写入所述第二FIFO的数据进行过滤。3.根据权利要求1所述的多CPU通信系统，其特征在于，所述第一CPU写入所述第一FIFO的数据包括所述第一CPU的第一标识、所述第二CPU的第二标识、数据长度以及数据内容；所述第二CPU写入所述第二FIFO的数据包括所述第二CPU的第二标识、所述第一CPU的第一标识、数据长度以及数据内容。4.根据权利要求1所述的多CPU通信系统，其特征在于，所述第一FIFO包括：数据写入单元，用于获取所述第一CPU发送的数据；FIFO存储单元，用于根据所述数据写入单元所发送的写信号，将所述数据写入并存储；数据读出单元，用于将所述数据从所述FIFO存储单元中读出，并发送至所述第二CPU。5.根据权利要求4所述的多CPU通信系统，其特征在于，所述第一FIFO还包括...

【专利技术属性】
技术研发人员：伍思宁，刘弋波，赖鼐，龚晖，
申请(专利权)人：珠海妙存科技有限公司，
类型：发明
国别省市：