集成电路及集成电路的测试方法技术

本申请提供一种集成电路及集成电路的测试方法，涉及半导体技术领域，使得集成电路在上电后需要进行测试，而此时的集成电路中的处理器还未正常运行时，可以根据实际的测试需求修改从只读存储器中获取的测试配置序列中的一个或多个测试选项。该集成电路包括只读存储器、输出电路以及至少一个可编程存储器；只读存储器存储第一测试配置序列，第一测试配置序列包括多个测试选项的测试值；至少一个可编程存储器存储多个测试选项中的目标测试选项的编程值；输出电路，被配置为在上电后读取第一测试配置序列；输出电路，还被配置为读取目标测试选项的编程值；输出电路，还被配置为根据第一测试配置序列以及目标测试选项的编程值生成第二测试配置序列。生成第二测试配置序列。生成第二测试配置序列。

【技术实现步骤摘要】
集成电路及集成电路的测试方法


[0001]本申请涉及半导体
，尤其是涉及一种集成电路及集成电路的测试方法。

技术介绍

[0002]内建自测试(build in self test，BIST)是指电路有自行生成测试向量，并自行检查测试结果的自测试功能，通常是通过在电路中内置与测试相关的功能电路来实现BIST。随着半导体产业的迅速发展，越来越多的集成电路中也使用BIST，并且，绝大多数的集成电路是通过在集成电路中内置BIST控制器以实现控制集成电路中的待测模块进行自测试。
[0003]在集成电路的设计中，BIST控制器通常会挂载到测试访问端口(test access port，TAP)控制器下，TAP控制器接收测试配置序列，测试配置序列中包括多个测试选项，TAP控制器将多个测试选项传输至BIST控制器，以使得BIST控制器根据多个测试选项控制集成电路中的待测模块进行自测试。示例性的，在集成电路生产过程中，集成电路中的联合测试工作组(joint test action group，JTAG)管脚开启，可以将集成电路自动测试机(automatic test equipment，ATE)连接至JTAG管脚，以使得ATE将生成的测试配置序列通过JTAG管脚传输至TAP控制器，此时，ATE可以根据当前的测试需求修改测试配置序列中的一个或多个测试选项。在集成电路生产制造完成以后，为了确保集成电路的安全，一般会将集成电路中的JTAG管脚封闭。那么在集成电路通电并正常运行时，可以使用集成电路中的处理器传输测试配置序列至TAP控制器。如果该集成电路在上电后需要进行测试，然而此时的集成电路中的处理器还未正常运行，并且该集成电路中的JTAG管脚也被封闭，那么只能通过将集成电路中的只读存储器(read
‑
only memory，ROM)中预置的测试配置序列传输至TAP控制器。但是，只读存储器ROM中预置的测试配置序列是不能更改的，使得该集成电路在上电后需要进行测试，而此时的集成电路中的处理器还未正常运行时，不能根据实际的测试需求修改从只读存储器ROM中获取的测试配置序列中的一个或多个测试选项。

技术实现思路

[0004]本申请实施例提供一种集成电路及集成电路的测试方法，使得该集成电路在上电后需要进行测试，而此时的集成电路中的处理器还未正常运行时，可以根据实际的测试需求修改从只读存储器中获取的测试配置序列中的一个或多个测试选项。
[0005]为达到上述目的，本申请实施例采用如下技术方案：
[0006]第一方面，本申请实施例提供了一种集成电路，包括：只读存储器、输出电路以及至少一个可编程存储器；只读存储器用于存储第一测试配置序列，第一测试配置序列包括多个测试选项的测试值；至少一个可编程存储器用于存储多个测试选项中的目标测试选项的编程值；输出电路，被配置为在上电后读取第一测试配置序列；输出电路，还被配置为读取目标测试选项的编程值；输出电路，还被配置为根据第一测试配置序列以及目标测试选项的编程值生成第二测试配置序列。在上述的集成电路中，输出电路在上电后读取只读存
储器中存储的第一测试配置序列，第一测试配置序列中有多个测试选项，并且输出电路也读取至少一个可编程存储器中存储的目标测试选项的编程值，由于目标测试选项就是第一测试配置序列中需要修改的测试选项，在输出电路获取到第一测试配置序列以及目标测试序列的编程值以后，输出电路可以根据第一测试配置序列以及目标测试选项的编程值，生成第二测试配置序列，那么在输出电路将第二测试配置序列发送至测试设备时，测试设备即可根据第二测试配置序列对待测模块进行测试，使得该集成电路在上电后需要进行测试，而此时的集成电路中的处理器还未正常运行时，可以根据实际的测试需求修改从只读存储器中获取的测试配置序列中的一个或多个测试选项。
[0007]可选的，至少一个可编程存储器包括第一存储区域和第二存储区域，第一存储区域用于存储目标测试选项在只读存储器中的位置，第二存储区域用于存储目标测试选项的编程值；输出电路，还被配置为读取目标测试选项在只读存储器中的位置；输出电路，具体被配置为根据第一测试配置序列、目标测试选项在只读存储器中的位置以及目标测试选项的编程值生成第二测试配置序列。在该可选方案中，至少一个可编程存储器包括两个存储区域，两个存储区域中的第一存储区域存储目标测试选项在只读存储器中的位置，第二存储区域用于存储目标测试选项的编程值，那么在集成电路上电后，输出电路可以从第一存储区域中读取目标测试选项在只读存储器中的位置，也可以从第二存储区域中读取目标测试选项的编程值，由于目标测试选项就是第一测试配置序列中需要修改的测试选项，那么输出电路可以根据目标测试选项在只读存储器中的位置明确第一测试配置序列中的哪些测试选项需要被修改，并且输出电路根据第一测试配置序列、目标测试选项在只读存储器中的位置以及目标测试选项的编程值生成第二测试配置序列。
[0008]可选的，输出电路包括翻转器和选择器；翻转器，具体被配置为根据目标测试选项在只读存储器中的位置和其他位置生成使能信号；其中使能信号在目标测试选项在只读存储器中的位置处为第一状态，使能信号在其他位置处为第二状态，其他位置包括第一配置序列中除目标测试选项以外的其他测试选项在只读存储器中的位置；选择器，用于在使能信号为第一状态时获取第二存储区域中的目标测试选项的编程值，在使能信号为第二状态时获取其他测试选项的测试值，根据目标测试选项的编程值以及其他测试选项的测试值生成第二测试配置序列。在该可选方式中，翻转器根据可编程存储器中的目标测试选项在只读存储器中的位置生成使能信号，使能信号中的第一状态表示目标测试选项在只读存储器中的位置，使能信号的第二状态表示多个测试选项中除目标测试选项以外的其他测试选项在只读存储器中的位置，以使得选择器可以根据使能信号的不同状态准确获取到目标测试选项的编程值以及除目标测试选项外的其他测试选项的测试值，进而生成第二测试配置序列。
[0009]可选的，至少一个可编程存储器包括第一可编程存储器和第二可编程存储器；第一可编程存储器提供第一存储区域，第二可编程存储器提供第二存储区域。在该可选方式中，可以将目标测试选项的编程值与目标测试选项在只读存储器中的位置存储在不同的可编程存储器中，以扩大存储空间，使得该集成电路可以对更多的目标测试选项进行修改。
[0010]可选的，多个测试选项包括：待测模块列表，测试强度参数以及测试配置。
[0011]可选的，目标测试选项包括以下一项或多项：待测模块列表，测试强度参数以及测试配置。
[0012]第二方面，提供了一种集成电路的测试方法，集成电路包括：只读存储器、输出电路以及至少一个可编程存储器；只读存储器用于存储第一测试配置序列，第一测试配置序列包括多个测试选项的测试值；至少一个可编程存储器用于存储多个测试选项中的目标测试选项的编程值；集成电路的测试方法包括：在上电后读取第一测试配置序列；读取目标测试选项的编程值；根据第一测试配置序列以及目标测试选项的编程值生成第二测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括：只读存储器、输出电路以及至少一个可编程存储器；所述只读存储器用于存储第一测试配置序列，所述第一测试配置序列包括多个测试选项的测试值；所述至少一个可编程存储器用于存储所述多个测试选项中的目标测试选项的编程值；所述输出电路，被配置为在上电后读取所述第一测试配置序列；所述输出电路，还被配置为读取所述目标测试选项的编程值；所述输出电路，还被配置为根据所述第一测试配置序列以及所述目标测试选项的编程值生成第二测试配置序列。2.根据权利要求1所述的集成电路，其特征在于，所述至少一个可编程存储器包括第一存储区域和第二存储区域，所述第一存储区域用于存储所述目标测试选项在所述只读存储器中的位置，所述第二存储区域用于存储所述目标测试选项的编程值；所述输出电路，还被配置为读取所述目标测试选项在所述只读存储器中的位置；所述输出电路，具体被配置为根据所述第一测试配置序列、所述目标测试选项在所述只读存储器中的位置以及所述目标测试选项的编程值生成第二测试配置序列。3.根据权利要求2所述的集成电路，其特征在于，所述输出电路包括翻转器和选择器；所述翻转器，具体被配置为根据所述目标测试选项在所述只读存储器中的位置和其他位置生成使能信号；其中所述使能信号在所述目标测试选项在所述只读存储器中的位置处为第一状态，所述使能信号在其他位置处为第二状态，所述其他位置包括所述第一配置序列中除所述目标测试选项以外的其他测试选项在所述只读存储器中的位置；所述选择器，用于在所述使能信号为第一状态时获取所述第二存储区域中的所述目标测试选项的编程值，在所述使能信号为第二状态时获取所述其他测试选项的测试值，根据所述目标测试选项的编程值以及所述其他测试选项的测试值生成第二测试配置序列。4.根据权利要求2所述的集成电路，其特征在于，所述至少一个可编程存储器包括第一可编程存储器和第二可编程存储器；所述第一可编程存储器提供所述第一存储区域，所述第二可编程存储器提供所述第二存储区域。5.根据权利要求1
‑
4任一项所述的集成电路，其特征在于，所述多个测试选项包括：待测模块列表，测试强度参数以及测试配置。6.根据权利要求1
‑
4任一项所述的集成电路，其特征在于，所述目标测试选项包括以下一项或多项：待测模块列表，测试强度参数以及测试配置。7.一种集成电路的测试方法，其特征在于，所述集成电路包括：只读存储器、输出电路以及至少一个可编程存储器；所述只读存储器用于存储第一测试配置序列，所述第一测试配置序列包括多个测试选项的测试值；所述至少一个可编程存储器用于存储所述多...

【专利技术属性】
技术研发人员：崔昌明，张志方，黄俊林，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：