阵列基板、显示面板及其制备方法技术

本申请公开了一种阵列基板、显示面板及其制备方法，其中，阵列基板包括依次层叠设置的基板、第一开关器件层、第一平坦化层、第二开关器件层、层间介电层以及导电连接层；还包括第一过孔和第二过孔，第一过孔自层间介电层穿透至所述第一开关器件层，第二过孔自层间介电层穿透至第二开关器件层；导电连接层的部分位于第一过孔和第二过孔内，且，导电连接层透过第一过孔和第二过孔，分别与第一开关器件层的第一开关器件，以及第二开关器件层的第二开关器件电连接；第一过孔至少位于第一平坦化层的孔段的侧壁内设置有第一粒子，导电连接层内设置有与第一粒子相吸的第二粒子。该方案在保证分辨率的情况下，提高了上下层之间开关器件电连接的性能。接的性能。接的性能。

【技术实现步骤摘要】
阵列基板、显示面板及其制备方法


[0001]本专利技术一般涉及显示
，具体涉及一种阵列基板、显示面板及其制备方法。

技术介绍

[0002]对于堆叠设置薄膜晶体管(Thin Film Transistor；TFT)的阵列基板来说，为了避免上下层中TFT之间的信号串扰，上下层TFT之间的第一平坦化层的厚度需要做厚一些(一般>3μm)，上下层中TFT通过穿过第一平坦化层的过孔以及过孔内的导体实现电连接。由于，第一平坦化层厚度较大，若过孔采用较小的尺寸，虽说可以提高显示面板的分辨率，但是，过孔内存在导体沉积不均甚至断开的问题，而导致电路失效，若过孔采用较大的尺寸，过孔内导体沉积的质量会提升，但是，又会牺牲显示面板的分辨率。

技术实现思路

[0003]本申请期望提供一种阵列基板、显示面板及其制备方法，至少用于保证分辨率的情况下，提高上下层之间开关器件电连接的性能。
[0004]第一方面，本专利技术提供一种阵列基板，包括依次层叠设置的基板、第一开关器件层、第一平坦化层、第二开关器件层、层间介电层以及导电连接层；
[0005]还包括第一过孔和第二过孔，所述第一过孔自所述层间介电层穿透至所述第一开关器件层，所述第二过孔自所述层间介电层穿透至所述第二开关器件层；
[0006]所述导电连接层的部分位于所述第一过孔和所述第二过孔内，且，所述导电连接层透过所述第一过孔和所述第二过孔，分别与所述第一开关器件层的第一开关器件，以及所述第二开关器件层的第二开关器件电连接；
[0007]所述第一过孔至少位于所述第一平坦化层的孔段的侧壁内设置有第一粒子，所述导电连接层内设置有与所述第一粒子相吸的第二粒子。
[0008]作为可实现方式，所述第一过孔整个侧壁内均设置有所述第一粒子。
[0009]作为可实现方式，所述第一粒子为阳粒子、阴粒子或磁性粒子；所述第二粒子为与所述第一粒子对应相吸的阴粒子、阳粒子或磁性粒子。
[0010]作为可实现方式，在垂直于所述第一过孔的轴线的方向上，所述第一平坦化层和所述层间介电层具有靠近所述第一过孔的第一区域和远离所述第一过孔的第二区域，所述第一区域中所述第一粒子的浓度大于所述第二区域中所述第一粒子的浓度。
[0011]作为可实现方式，在所述层叠方向的正投影中，所述第一开关器件与所述第二开关器件至少部分交叠。
[0012]作为可实现方式，所述第一开关器件为氧化物薄膜晶体管或低温多晶硅薄膜晶体管；所述第二开关器件为氧化物薄膜晶体管。
[0013]作为可实现方式，所述第一过孔的直径小于等于2μm；和/或，
[0014]所述第一平坦化层的厚度大于等于3μm。
[0015]第二方面，本专利技术提供一种显示面板，包括上述的阵列基板。
[0016]第三方面，本专利技术提供一种阵列基板的制备方法，包括以下步骤：
[0017]在基底上制备第一开关器件层；
[0018]在第一开关器件层上制备第一平坦化层；
[0019]在所述第一平坦化层上制备第二开关器件层；
[0020]在所述第二开关器件层上制备层间介电层；
[0021]自所述层间介电层开设延伸至所述第一开关器件层的第一过孔和延伸至所述第二开关器件层的第二过孔，所述第一过孔至少位于所述第一平坦化层的孔段的侧壁内设置有第一粒子；
[0022]在所述层间介电层上形成导电连接层，所述导电连接层透过所述第一过孔和所述第二过孔，分别与所述第一开关器件层的第一开关器件，以及所述第二开关器件层的第二开关器件电连接，所述导电连接层内设置有与所述第一粒子相吸的第二粒子。
[0023]作为可实现方式，所述第一粒子为阳粒子或阴粒子；所述第二粒子为与所述第一粒子对应相吸的阴粒子或阳粒子；
[0024]在形成所述层间介电层之前，对所述第一平坦化层至少对应于所述第一过孔的位置进行掺杂，以使所述第一平坦化层至少对应于所述第一过孔的位置处带有所述第一粒子；或者，
[0025]形成所述层间介电层之后，在对应于所述第一过孔的位置，至少对所述第一平坦化层进行掺杂，至少使所述第一平坦化层对应于第一过孔的位置处带有所述第一粒子；或者，
[0026]形成所述第一过孔后，在对应于所述第一过孔的位置，至少对所述第一平坦化层进行掺杂，至少使所述第一平坦化层对应于所述第一过孔的位置处带有所述第一粒子。
[0027]作为可实现方式，对蒸镀或溅射的靶材施加静电，并通过对应的蒸镀工艺或溅射工艺，在所述层间介电层上形成带有所述第一粒子的所述导电连接层。
[0028]作为可实现方式，所述第一粒子和所述第二粒子均为磁性粒子；
[0029]在所述第一开关器件层上涂布包含所述磁性粒子的平坦化材料以形成所述第一平坦化层；
[0030]采用磁性靶材，通过蒸镀工艺或溅射工艺，在所述层间介电层上形成带有所述磁性粒子的所述导电连接层。
[0031]上述方案，由于第一过孔至少位于第一平坦化层的孔段的侧壁内设置有第一粒子，并且，导电连接层内设置有与所述第一粒子相吸的第二粒子；那么在导电连接层沉积过程中，所沉积的材料会被第一粒子吸附以附着在第一过孔内以形成连续均匀的层结构，避免因第一过孔孔径过小且深度较深而造成沉积不均甚至断开的问题，故，可以在保证分辨率的情况下，提高了上下层之间开关器件电连接的性能。
附图说明
[0032]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0033]图1为本专利技术一实施例提供的阵列基板的结构示意图；
[0034]图2为本专利技术另一实施例提供的阵列基板的结构示意图；
[0035]图3为本专利技术另一实施例提供的阵列基板的结构示意图；
[0036]图4为本专利技术另一实施例提供的阵列基板的结构示意图；
[0037]图5为本专利技术另一实施例提供的阵列基板的结构示意图；
[0038]图6为本专利技术另一实施例提供的阵列基板的结构示意图；
[0039]图7为本专利技术实施例提供的阵列基板的制备方法的流程图。
具体实施方式
[0040]下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与专利技术相关的部分。
[0041]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0042]本专利技术实施例中所说的“构图工艺(也可称为图案化)”可以包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理中的部分或全部，其是相关技术中成熟的制备工艺。本实施例中所说的“光刻工艺”包括涂覆膜层、掩模曝光和显影，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括依次层叠设置的基板、第一开关器件层、第一平坦化层、第二开关器件层、层间介电层以及导电连接层；还包括第一过孔和第二过孔，所述第一过孔自所述层间介电层穿透至所述第一开关器件层，所述第二过孔自所述层间介电层穿透至所述第二开关器件层；所述导电连接层的部分位于所述第一过孔和所述第二过孔内，且，所述导电连接层透过所述第一过孔和所述第二过孔，分别与所述第一开关器件层的第一开关器件，以及所述第二开关器件层的第二开关器件电连接；所述第一过孔至少位于所述第一平坦化层的孔段的侧壁内设置有第一粒子，所述导电连接层内设置有与所述第一粒子相吸的第二粒子。2.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔整个侧壁内均设置有所述第一粒子。3.根据权利要求1或2所述的阵列基板，其特征在于，所述第一粒子为阳粒子、阴粒子或磁性粒子；所述第二粒子为与所述第一粒子对应相吸的阴粒子、阳粒子或磁性粒子。4.根据权利要求3所述的阵列基板，其特征在于，在垂直于所述第一过孔的轴线的方向上，所述第一平坦化层和所述层间介电层具有靠近所述第一过孔的第一区域和远离所述第一过孔的第二区域，所述第一区域中所述第一粒子的浓度大于所述第二区域中所述第一粒子的浓度。5.根据权利要求1或2所述的阵列基板，其特征在于，在所述层叠方向的正投影中，所述第一开关器件与所述第二开关器件至少部分交叠。6.根据权利要求1或2所述的阵列基板，其特征在于，所述第一开关器件为氧化物薄膜晶体管或低温多晶硅薄膜晶体管；所述第二开关器件为氧化物薄膜晶体管。7.根据权利要求1或2所述的阵列基板，其特征在于，所述第一过孔的直径小于等于2μm；和/或，所述第一平坦化层的厚度大于等于3μm。8.一种显示面板，其特征在于，包括权利要求1
‑
7任一项所述的阵列基板。9.一种阵列基板的制备方法，其特征在于，包括...

【专利技术属性】
技术研发人员：王纯阳，张慧娟，汪炳伟，李然，刘正道，李良坚，陈善韬，田宏伟，刘政，
申请(专利权)人：北京京东方技术开发有限公司，
类型：发明
国别省市：