本实用新型专利技术涉及一种半蚀刻双基岛共源共栅半导体引线框架，由框架单元组成，框架单元包括框架边框、基岛固定区、引脚、连筋和蚀刻区，框架边框位于外围边缘，基岛固定区包括间隔设置的第一基岛固定区和第二基岛固定区，第一基岛固定区设有半蚀刻的第一基岛，第二基岛固定区设有非蚀刻的第二基岛，第一基岛和第二基岛用于固定芯片；引脚位于所述基岛固定区的下方，并与所述框架边框连接；连筋连接框架边框与基岛固定区及引脚；框架边框内的其他区域设置为蚀刻区，蚀刻区包围所述基岛固定区。该引线框架减少了传统封装方式对额外基板的要求，同时减少了封装的复杂性，提高了器件的封装良率。装良率。装良率。
【技术实现步骤摘要】
一种半蚀刻双基岛共源共栅半导体引线框架及其封装器件
[0001]本技术涉及半导体封装领域，具体涉及一种半蚀刻双基岛共源共栅半导体引线框架及其封装器件。
技术介绍
[0002]共源共栅型GaN功率器件是通过低压增强型Si MOSFET和耗尽型GaN HEMT串联封装形成常关器件，即Cascode结构GaN功率器件，图1所示为现有技术中Cascode结构的电路原理图。Cascode结构GaN功率器件因栅极稳定性和漏电流的优势，在高达1MHz开关频率的大功率产品中最为适合使用。
[0003]目前常用的高性能Si MOSFET都是垂直型设计，其漏极、源极和栅极不在晶圆同一侧，需要通过连接线从另一侧引出。目前常规QFN/DFN封装方案都是采用叠加基板来实现，但这种方案相对复杂，主功率回路电流路径交错曲折，直接引入的寄生杂散(源极串联电感和电阻)较大，很大程度上限制了封装后器件的整体性能(如器件的开关速度、开关振荡等性能)以及成本，也带来了额外的生产风险，甚至出现性能达不到设计要求等问题。
技术实现思路
[0004]为了解决现有技术存在的上述问题，本专利技术提供一种半蚀刻双基岛共源共栅半导体引线框架，解决需要采用叠加基板引出Si MOSFET漏极信号和封装走线复杂及良率风险等问题。
[0005]为了实现上述目的，本技术采用的技术方案如下：
[0006]该半蚀刻双基岛共源共栅半导体引线框架，由若干个近似矩阵排列的框架单元组成，所述框架单元包括框架边框、基岛固定区、引脚、连筋和蚀刻区，所述框架边框位于外围边缘，所述基岛固定区包括间隔设置的第一基岛固定区和第二基岛固定区，所述第一基岛固定区设有半蚀刻的第一基岛，所述第二基岛固定区设有非蚀刻的第二基岛，所述第一基岛和第二基岛用于固定芯片；所述引脚位于所述基岛固定区的下方；所述连筋连接框架边框与基岛固定区及引脚；所述框架边框内的其他区域设置为蚀刻区，所述蚀刻区包围所述基岛固定区。
[0007]优选的，所述基岛固定区在其四周边缘设有半蚀刻的基岛支架，所述连筋连接所述基岛支架。
[0008]优选的，所述第一基岛上设有两个间隔的矩形镀银焊接区，所述第二基岛上设有矩形镀银焊接区，所述引脚上在其中间位置也设有矩形镀银焊接区。镀银焊接区用于与芯片和焊线的焊接连接。
[0009]优选的，所述第一基岛固定区位于第二基岛固定区的上方，所述第一基岛固定区采用双对称4个连筋连接所述框架边框的侧边和3个连筋连接所述框架边框的顶边，所述第二基岛固定区采用双对称4个连筋连接所述框架边框的侧边。
[0010]优选的，所述引脚设置两个，每个所述引脚的一侧与所述框架边框的一侧直接连
接，每个所述引脚设有半蚀刻的引脚支架，所述引脚支架通过连筋与所述框架边框的另一侧相连。
[0011]优选的，所述第一基岛固定区上设有方形的应力释放孔，所述引脚支架上设有两个方形的应力释放孔。可用于应力释放和塑封填充。
[0012]优选的，所述连筋包括非蚀刻的根部和半蚀刻的前部，所述前部位于靠近基岛支架的半蚀刻区，根部位于远离基岛支架的框架边框上，所述连筋的定位支撑点位于所述蚀刻区。
[0013]本技术还提供一种上述半蚀刻双基岛共源共栅半导体引线框架封装器件，在所述引线框架上贴装Si MOSFET芯片和GaN HEMT芯片，所述Si MOSFET芯片通过导电银胶固定于第一基岛上，其源极和栅极位于顶部，其漏极位于底部并和第一基岛电性连接，所述GaN HEMT芯片通过导电银胶固定于第二基岛上，其源极、漏极和栅极都位于顶部，与第二基岛之间无电性连接；所述Si MOSFET芯片的栅极G与引脚通过焊线直接连接，形成封装器件的栅极G，所述GaN HEMT芯片的漏极D与引脚通过焊线直接连接，形成封装器件的漏极D；所述GaN HEMT芯片的源极S与第一基岛通过焊线直接连接，实现GaN HEMT芯片的源极S与Si MOSFET芯片的漏极D的电性连接，形成第一引线；所述Si MOSFET芯片的栅极S与第二基岛通过焊线直接连接，形成第二引线；所述GaN HEMT芯片的栅极G与第一基岛通过焊线直接连接，形成第三引线。
[0014]优选的，增加一个引脚作为封装器件的源极S，将第二基岛固定区完全作为散热引脚，在器件使用中作为散热焊盘。
[0015]优选地，还包括隔离带和塑封料，所述隔离带贴附在蚀刻区、引脚和基岛固定区的背面，所述隔离带为耐高温PET薄膜或PEEK片材膜，且所述隔离带可剥离，在塑封之前隔离带贴附在框架的背面，塑封之后可将隔离带去除；所述塑封料通过塑封固化的方式将蚀刻区、第一基岛、第二基岛、Si MOSFET芯片、GaN HEMT芯片和焊线塑封于内，塑封料为长方体或小圆柱体，塑封时变成液体包裹上述组件和框架，最终再固化成型，且由塑封料粉状颗粒料堆砌而成。
[0016]本技术提供一种半蚀刻双基岛共源共栅半导体引线框架，可以将垂直型Si MOSFET芯片直接固定在半蚀刻的一个基岛上，底部的电极信号直接通过基岛引出，减少了传统封装方式的对额外基板要求，同时因框架铜板的低阻抗和低感抗特性，极大地减少了因为复杂走线而引起的芯片内阻和电感的增加，减少了封装的复杂性，提高了器件的封装良率；半蚀刻的基岛封装了Si MOSFET漏极引脚，降低外部干扰信号引入器件；也减少了裸露Si MOSFET漏极器件的使用风险。同时，半蚀刻的扩展了漏极面积，也缩短了封装焊线的长度，减少了封装阻抗。
附图说明
[0017]图1为共源共栅级联结构(Cascode结构)的电路原理图；
[0018]图2为一种半蚀刻双基岛共源共栅半导体引线框架的结构示意图；
[0019]图3为一种半蚀刻双基岛共源共栅半导体引线框架的框架单元的结构示意图；
[0020]图4为一种半蚀刻双基岛共源共栅半导体引线框架封装器件的结构示意图；
[0021]图5为一种半蚀刻双基岛共源共栅半导体引线框架封装器件沿A
‑
A方向的剖视图。
[0022]上述图中各标号的含义如下：1
‑
Si MOSFET芯片，2
‑
GaN HEMT芯片，100
‑
引线框架，200
‑
框架单元，201
‑
框架边框，210
‑
第一基岛固定区，211
‑
第一基岛，212
‑
第一基岛支架，213
‑
应力释放孔，220
‑
第二基岛固定区，221
‑
第二基岛，222
‑
第二基岛支架，230
‑
引脚，231
‑
引脚支架，232
‑
引脚镀银区，240
‑
连筋，250
‑
蚀刻区，260
‑
焊线，270
‑
隔离带，271
‑
塑封料。
具体本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半蚀刻双基岛共源共栅半导体引线框架，其特征在于，由若干个近似矩阵排列的框架单元组成，所述框架单元包括：框架边框，位于外围边缘；基岛固定区，包括间隔设置的第一基岛固定区和第二基岛固定区，所述第一基岛固定区设有半蚀刻的第一基岛，所述第二基岛固定区设有非蚀刻的第二基岛，所述第一基岛和第二基岛用于固定芯片；引脚，位于所述基岛固定区的下方；连筋，连接所述框架边框与所述基岛固定区及所述引脚；蚀刻区，所述框架边框内的其他区域设置为蚀刻区，所述蚀刻区包围所述基岛固定区。2.根据权利要求1所述的半导体引线框架，其特征在于，所述基岛固定区在其四周边缘设有半蚀刻的基岛支架，所述连筋连接所述基岛支架。3.根据权利要求1或2所述的半导体引线框架，其特征在于，所述第一基岛上设有两个间隔的矩形镀银焊接区，所述第二基岛上设有矩形镀银焊接区，所述引脚上在其中间位置也设有矩形镀银焊接区。4.根据权利要求1或2所述的半导体引线框架，其特征在于，所述第一基岛固定区位于第二基岛固定区的上方，所述第一基岛固定区采用双对称4个连筋连接所述框架边框的侧边和3个连筋连接所述框架边框的顶边，所述第二基岛固定区采用双对称4个连筋连接所述框架边框的侧边。5.根据权利要求1或2所述的半导体引线框架，其特征在于，所述引脚设置两个，每个所述引脚的一侧与所述框架边框的一侧直接连接，每个所述引脚设有半蚀刻的引脚支架，所述引脚支架上设有两个方形的应力释放孔，所述引脚支架还通过连筋与所述框架边框的另一侧相连。6.根据权利要求1或2所述的半导体引线框架，其特征在于，所述第一基岛固定区上设有方形的应力释放孔。7.根据权利要求1或2所述的半导体引线框架，其特征在于，所述连筋包括非蚀刻的根部和半蚀刻的前部，所述前部位于靠近基岛固定区的半蚀刻区，根部位于远离基岛固定区...
【专利技术属性】
技术研发人员：张勇，
申请(专利权)人：张勇，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。