一种像素驱动电路、显示面板以及显示装置制造方法及图纸

本申请提供一种像素驱动电路、显示面板以及显示装置，涉及显示技术领域，像素驱动电路用于驱动像素架构，其中，像素架构包括N

【技术实现步骤摘要】
一种像素驱动电路、显示面板以及显示装置


[0001]本申请涉及显示
，尤其涉及一种像素驱动电路、显示面板以及显示装置。

技术介绍

[0002]随着液晶显示装置(LCD，Liquid Crystal Display)生产技术不断的进步，液晶显示装置逐渐向窄边框及薄型化的方向发展，较少的栅极驱动器技术(Gate Driver Less，GDL)凭借其可以减少外接IC的焊接工序，使液晶显示面板更适合制作窄边框或无边框显示产品的优势，因而得到了广泛的应用。
[0003]液晶显示面板通过利用数据驱动电路和扫描驱动电路来驱动面板上的像素来显示图像，为了降低像素驱动结构的成本和功耗，现有技术中存在一种双栅(Dual Gate)架构，该架构通过一条数据线驱动相邻两列子像素的方式来驱动子像素，从而降低数据驱动电路的使用量。
[0004]现有的双栅架构在进行驱动时极性反转模式为2dot模式，相较于1dot反转会降低显示质量，并且需要更多的黑矩阵(black matrix)来进行遮光，以免干扰其它透光区域，黑矩阵面积的增大不可避免的减少了液晶显示面板可透光的有效区域，导致为达到相应的亮度需要更多的功耗，从而降低了像素的开口率和光线的穿透率。

技术实现思路

[0005]有鉴于此，本申请提供一种像素驱动电路、显示面板以及显示装置，用于提高像素的开口率和光线的穿透率，并提高显示质量。
[0006]为了实现上述目的，第一方面，本申请实施例提供一种像素驱动电路，其特征在于，像素驱动电路用于驱动像素架构，其中，像素架构包括N
×
M个像素组，N
×
M个像素组呈N行M列排列；任一个所述像素组内包括位于同一行内的两个相邻的子像素模块，其中，M为大于或等于1的整数，N为大于或等于2的整数；
[0007]像素驱动电路包括扫描驱动电路以及数据驱动电路，扫描驱动电路通过N个扫描线对分别与N行像素组一一对应连接，其中，同一个扫描线对包括的两行扫描线分别与连接至扫描线对的至少一个像素组内的不同子像素模块连接，且同一个像素组内的不同子像素模块通过同一条数据线与数据驱动电路连接；
[0008]扫描驱动电路被配置为：按照每行扫描线的驱动顺序依次驱动与每行扫描线连接的子像素模块，数据驱动电路被配置为：为连接至同一行扫描线上的子像素模块提供极性相同的数据电压信号，以及被配置为：为连接至相邻两行扫描线上的子像素模块提供极性相反的数据电压信号。
[0009]在第一方面的一种可能的实施方式中，N个扫描线对中任意相邻两行扫描线的驱动顺序连续，扫描驱动电路被配置为：按照每行扫描线的行号顺序逐行依次驱动与每行扫描线连接的子像素模块。
[0010]在第一方面的一种可能的实施方式中，扫描驱动电路包括多个级联的移位寄存电
路，各级移位寄存电路按照级联顺序依次运行；
[0011]多个级联的移位寄存电路中第i级移位寄存电路与第i行扫描线连接，以向连接至第i行扫描线的子像素模块输出驱动信号，i＝1，2，3，
……
，2N。
[0012]在第一方面的一种可能的实施方式中，扫描驱动电路包括多个级联的移位寄存电路，其中，各级移位寄存电路按照级联顺序依次运行；
[0013]多个级联的移位寄存电路中第i级移位寄存电路与第i行扫描线连接，以向连接至第i行扫描线的子像素模块输出驱动信号，i属于[1,2N],但i不等于3y，
[0014]多个级联的移位寄存电路中第3y级移位寄存电路与第3y+1行扫描线连接，以向连接至第3y+1行扫描线的子像素模块输出驱动信号，且多个级联的移位寄存电路中第3y+1级移位寄存电路与第3y行扫描线连接，以向连接至第3y行扫描线的子像素模块输出驱动信号，其中y＝1，2，3
……
且y小于或等于(2N
‑
1)/3。
[0015]在第一方面的一种可能的实施方式中，扫描驱动电路被配置为按照如下驱动顺序驱动与每行扫描线连接的子像素模块；
[0016]对于第P个扫描线对，先驱动第P个扫描线对中连接于奇数行的扫描线的子像素模块再驱动第P个扫描线对中连接于偶数行的扫描线的子像素模块，P为奇数；
[0017]对于第Q个扫描线对，先驱动第Q个扫描线对中连接于偶数行的扫描线的子像素模块再驱动第Q个扫描线对中连接于奇数行扫描线的子像素模块，Q为偶数，Q和j均属于N。
[0018]在第一方面的一种可能的实施方式中，子像素模块包括开关电路以及像素电极，像素电极通过开关电路连接子像素模块对应的扫描线，开关电路还与数据驱动电路连接，以控制子像素模块是否接收数据驱动电路提供的数据电压。
[0019]本申请提供的扫描驱动电路在进行驱动时，极性反转方式为点反转，从而改善了显示质量，增强了闪烁抑制效果，提高了用户的视觉体验，并且由于薄膜晶体管排列方向的改变，使用黑矩阵进行遮光的区域减少了，增大了屏幕的可透光区域，从而提高了像素的开口率和穿透率，由于穿透率提高，即使降低背光模组的发光亮度也能使显示面板显示相同的亮度，从而也可以降低背光模组的功耗。
[0020]第二方面，本申请实施例提供一种显示面板，该显示面板包括像素架构以及上述的像素驱动电路。
[0021]第三方面，本申请实施例提供一种显示装置，该装置包括上述的显示面板。
[0022]本申请提供的扫描驱动电路在进行驱动时，极性反转方式为点反转，从而改善了显示质量，增强了闪烁抑制效果，提高了用户的视觉体验，并且由于薄膜晶体管排列方向的改变，使用黑矩阵进行遮光的区域减少了，增大了屏幕的可透光区域，从而提高了像素的开口率和穿透率，由于穿透率提高，即使降低背光模组的发光亮度也能使显示面板显示相同的亮度，从而也可以降低背光模组的功耗。
附图说明
[0023]图1为现有技术的一种像素架构示意图；
[0024]图2为现有像素架构中子像素模块的局部放大示意图；
[0025]图3为本申请实施例提供的一种像素架构示意图；
[0026]图4为本申请实施例提供的一种弓字形驱动的像素架构示意图；
[0027]图5为本申请实施例提供的一种扫描驱动信号的时序图；
[0028]图6为本申请提供的像素架构中子像素模块的局部放大示意图；
[0029]图7为本申请实施例提供的另一种像素架构示意图。
具体实施方式
[0030]下面结合本申请实施例中的附图对本申请实施例进行描述。本申请实施例的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
[0031]图1为现有技术的一种像素架构示意图，图2为现有子像素模块的局部放大示意图。如图1所示，“+”表示子像素模块的极性为正极性，
“‑”
表示子像素模块的极性为负极性，区分正、负极性是为了避免液晶显示面板在正常显示时，液晶分子发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素驱动电路，其特征在于，所述像素驱动电路用于驱动像素架构，其中，所述像素架构包括N
×
M个像素组，N
×
M个所述像素组呈N行M列排列；任一个所述像素组内包括位于同一行内的两个相邻的子像素模块，其中，M为大于或等于1的整数，N为大于或等于2的整数；所述像素驱动电路包括扫描驱动电路以及数据驱动电路，所述扫描驱动电路通过N个扫描线对分别与N行像素组一一对应连接，其中，同一个所述扫描线对包括的两行扫描线分别与连接至所述扫描线对的至少一个所述像素组内的不同子像素模块连接，且同一个所述像素组内的不同所述子像素模块通过同一条数据线与所述数据驱动电路连接；所述扫描驱动电路被配置为：按照每行所述扫描线的驱动顺序依次驱动与每行所述扫描线连接的所述子像素模块，所述数据驱动电路被配置为：为连接至同一行所述扫描线上的所述子像素模块提供极性相同的数据电压信号，以及被配置为：为连接至相邻两行所述扫描线上的所述子像素模块提供极性相反的数据电压信号。2.根据权利要求1所述的像素驱动电路，其特征在于，所述N个扫描线对中任意相邻两行所述扫描线的驱动顺序连续，所述扫描驱动电路被配置为：按照每行所述扫描线的行号顺序逐行依次驱动与每行所述扫描线连接的所述子像素模块。3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述扫描驱动电路包括多个级联的移位寄存电路，各级移位寄存电路按照级联顺序依次运行；多个所述级联的移位寄存电路中第i级所述移位寄存电路与第i行所述扫描线连接，以向连接至第i行所述扫描线的所述子像素模块输出驱动信号，i＝1,2,3，
…
，2N。4.根据权利要求1所述的像素驱动电路，其特征在于，所述扫描驱动电路包括多个级联的移位寄存电路，其中，各级移位寄存电路按...

【专利技术属性】
技术研发人员：吴佳星，戴文君，袁海江，
申请(专利权)人：惠科股份有限公司，
类型：新型
国别省市：