用于芯片的封装结构和封装方法技术

本发明专利技术公开了一种用于芯片的封装结构和封装方法，封装结构包括电路板、芯片和封装件。电路板的厚度方向的两侧表面分别为第一表面和第二表面，第一表面形成有阶梯槽，阶梯槽包括第一阶梯槽和第二阶梯槽，第一阶梯槽和第二阶梯槽沿电路板的厚度方向朝向第二表面呈阶梯状依次设置。芯片设于所述第二阶梯槽，芯片与阶梯槽电连接，封装件设于第一阶梯槽上，封装件与电路板之间形成封装空间，芯片位于封装空间内以实现对芯片的封装。由此，便于电路板与封装件的安装以及芯片与电路板的安装，增加电路板对芯片的封装，提高对电路板内空间的利用率，减小封装结构的体积，实现封装结构的小型化设计。型化设计。型化设计。

【技术实现步骤摘要】
用于芯片的封装结构和封装方法


[0001]本专利技术涉及封装
，尤其是涉及一种用于芯片的封装结构和封装方法。

技术介绍

[0002]现有技术中，半导体芯片的封装是指在芯片外部安装一个外壳，封装外壳上设有引脚，内部芯片通过导线与封装外壳上的引脚连接，这些引脚又通过印刷电路板上的导线与其他其器件建立连接。因此，对于很多集成电路产品而言，封装技术是非常关键的一环。随着科技的发展，航天、军事以及医疗等行业对芯片的封装结构微型化的需求增加，但是，现有的封装结构体积较大，不利于产品的小型化和微型化设计。

技术实现思路

[0003]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术的一个目的在于提出一种芯片的封装结构，可以有效减少芯片封装结构的体积，提升使用该封装结构的产品的空间利用率。
[0004]本专利技术的第二个目的在于提出一种封装方法，封装方法为采用上述实施例中任一项所述的用于芯片的封装结构对芯片进行封装的封装方法。
[0005]根据本专利技术第一方面实施例的用于芯片的封装结构，封装结构包括电路板、芯片和封装件。所述电路板的厚度方向的两侧表面分别为第一表面和第二表面，所述第一表面形成有阶梯槽，所述阶梯槽包括第一阶梯槽和第二阶梯槽，所述第一阶梯槽和所述第二阶梯槽沿所述电路板的厚度方向朝向所述第二表面呈阶梯状依次设置；所述芯片设于所述第二阶梯槽，所述芯片与所述阶梯槽电连接；所述封装件设于所述第一阶梯槽上，所述封装件与所述电路板之间形成封装空间，所述芯片位于所述封装空间内以实现对所述芯片的封装。
[0006]根据本专利技术实施例的用于芯片的封装结构，通过在电路板内设置第一阶梯槽和第二阶梯槽，可以将芯片直接置于第二阶梯槽上，便于电路板与封装件的安装以及芯片与电路板的安装，增加电路板对芯片的封装，提高对电路板内空间的利用率，减小封装结构的体积，实现封装结构的小型化设计，以使使用该封装结构的芯片可以置于更广阔的高精尖
，提高使用该封装结构的产品的空间利用率。
[0007]在一些实施例中，所述第一阶梯槽由所述第一表面的一部分朝向所述第二表面的方向凹入形成，所述第二阶梯槽由所述第一阶梯槽的底壁的一部分朝向所述第二表面的方向凹入形成。
[0008]在一些实施例中，所述第一阶梯槽的周壁位于所述电路板的外周缘的径向内侧，所述第二阶梯槽的周壁位于所述第一阶梯槽的周壁的径向内侧。
[0009]在一些实施例中，所述电路板内嵌设有沿所述电路板的厚度方向间隔设置的多个电镀层，多个所述电镀层包括：第一电镀层、第二电镀层，所述第一电镀层的至少部分构造为所述第一阶梯槽的底面，所述第二电镀层的至少部分构造为所述第二阶梯槽的底面，所
述芯片设在所述第二电镀层上。
[0010]在一些实施例中，所述阶梯槽进一步包括第三阶梯槽，所述第三阶梯槽沿所述电路板的厚度方向设于所述第一阶梯槽和所述第二阶梯槽之间，所述第三阶梯槽的周壁位于所述第一阶梯槽的周壁和所述第二阶梯槽的周壁之间。多个所述电镀层进一步包括第三电镀层，所述第三电镀层包括多个子电镀层，多个所述子电镀层构造为所述第三阶梯槽的至少部分底面，多个所述子电镀层沿所述第二阶梯槽的周向间隔设置。
[0011]在一些实施例中，所述第三阶梯槽的底面上设有多个焊点，多个所述焊点沿所述第二阶梯槽的周向间隔设置，多个所述焊点上分别设有多个所述子电镀层，所述芯片与所述焊点电连接。
[0012]在一些实施例中，所述第一电镀层、所述第二电镀层和所述第三电镀层为电镀镍金层。
[0013]在一些实施例中，所述第一电镀层邻近所述电路板中心的一侧边沿到所述第二阶梯槽的所述周壁之间的最小间距为L，所述L满足：0mm＜L≤0.4mm。
[0014]在一些实施例中，所述第一表面邻近所述电路板边沿的部分设有锡层。
[0015]在一些实施例中，所述采用上述实施例中任一项所述的用于芯片的封装结构对芯片进行封装的封装方法，包括以下步骤：
[0016]在多个图层中的至少两个上电镀以分别形成多个电镀层，多个所述电镀层包括第一电镀层、第二电镀层和第三电镀层；
[0017]多个所述图层经层压工艺形成电路板；
[0018]在所述电路板上刻蚀电路；
[0019]在所述电路板的第一表面上形成阶梯槽，其中，所述阶梯槽包括第一阶梯槽、第二阶梯槽和第三阶梯槽，所述第一阶梯槽、所述第三阶梯槽和所述第二阶梯槽沿所述电路板的厚度方向朝向所述第二表面呈阶梯状依次设置，所述第一电镀层的至少部分构造为所述第一阶梯槽的底面，所述第二电镀层的至少部分构造为所述第二阶梯槽的底面，所述第三电镀层包括的多个子电镀层构造为所述第三阶梯槽的至少部分底面；
[0020]在所述第一表面上设置保护层，所述保护层覆盖所述阶梯槽；
[0021]在所述保护层与所述第一表面的外周沿之间进行喷锡处理；
[0022]去除所述保护层；
[0023]将芯片置于所述第二阶梯槽内，将所述芯片与所述第三阶梯槽电连接；
[0024]在所述第一阶梯槽上设置封装件形成对所述芯片的封装。
[0025]本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0026]本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0027]图1是根据本专利技术实例的芯片封装结构的电路板的剖面示意图。
[0028]图2是根据本专利技术实例的芯片封装结构的电路板立体示意图。
[0029]附图标记：
[0030]100、封装结构；
[0031]10、电路板；11、第一表面；12、第二表面；
[0032]13、阶梯槽；131、第一阶梯槽；132、第二阶梯槽；133、第三阶梯槽；
[0033]14、电镀层；141、第一电镀层；142、第二电镀层；143、第三电镀层；144、锡层；
[0034]A、厚度方向；B、径向方向。
具体实施方式
[0035]下面详细描述本专利技术的实施例，参考附图描述的实施例是示例性的，下面参考图1
‑
图2描述根据本专利技术实施例的用于芯片的封装结构100，封装结构100包括电路板10、芯片和封装件。电路板10具有厚度方向A和径向方向B。
[0036]具体而言，如图1
‑
图2所示，电路板10的厚度方向A的两侧面分别为第一表面11和第二表面12。第一表面11形成有阶梯槽13，阶梯槽13包括第一阶梯槽131和第二阶梯槽132。第一阶梯槽131和第二阶梯槽132沿电路板10厚度方向A朝向所述第二表面12呈阶梯状依次设置。其中，芯片设于第二阶梯槽132上，且芯片与阶梯槽13电连接，以使芯片通过电路板10与外部通讯。封装件设于第一阶梯槽131上，封装件与电路板10形成封装空间，芯片位于封装空间内实现对芯片的封装。也即封装件在第一阶梯槽131处密封整个阶梯槽1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于芯片的封装结构，其特征在于，包括：电路板，所述电路板的厚度方向的两侧表面分别为第一表面和第二表面，所述第一表面形成有阶梯槽，所述阶梯槽包括第一阶梯槽和第二阶梯槽，所述第一阶梯槽和所述第二阶梯槽沿所述电路板的厚度方向朝向所述第二表面呈阶梯状依次设置；芯片，所述芯片设于所述第二阶梯槽，所述芯片与所述阶梯槽电连接；封装件，所述封装件设于所述第一阶梯槽上，所述封装件与所述电路板之间形成封装空间，所述芯片位于所述封装空间内以实现对所述芯片的封装。2.根据权利要求1所述的用于芯片的封装结构，其特征在于，所述第一阶梯槽由所述第一表面的一部分朝向所述第二表面的方向凹入形成，所述第二阶梯槽由所述第一阶梯槽的底壁的一部分朝向所述第二表面的方向凹入形成。3.根据权利要求1所述的用于芯片的封装结构，其特征在于，所述第一阶梯槽的周壁位于所述电路板的外周缘的径向内侧，所述第二阶梯槽的周壁位于所述第一阶梯槽的周壁的径向内侧。4.根据权利要求1所述的用于芯片的封装结构，其特征在于，所述电路板内嵌设有沿所述电路板的厚度方向间隔设置的多个电镀层，多个所述电镀层包括：第一电镀层，所述第一电镀层的至少部分构造为所述第一阶梯槽的底面；第二电镀层，所述第二电镀层的至少部分构造为所述第二阶梯槽的底面，所述芯片设在所述第二电镀层上。5.根据权利要求4所述的用于芯片的封装结构，其特征在于，所述阶梯槽进一步包括第三阶梯槽，所述第三阶梯槽沿所述电路板的厚度方向设于所述第一阶梯槽和所述第二阶梯槽之间，所述第三阶梯槽的周壁位于所述第一阶梯槽的周壁和所述第二阶梯槽的周壁之间；多个所述电镀层进一步包括第三电镀层，所述第三电镀层包括多个子电镀层，多个所述子电镀层构造为所述第三阶梯槽的至少部分底面，多个所述子电镀层沿所述第二阶梯槽的周向间隔设置。6.根据权利要求5所述的用于...

【专利技术属性】
技术研发人员：翟青霞，郭国栋，刘金峰，赵一涛，
申请(专利权)人：深南电路股份有限公司，
类型：发明
国别省市：