适用于同步时序SARADC的动态比较器及控制方法技术

本发明专利技术提出适用于同步时序SARADC的动态比较器及控制方法，包括：三级结构；其中，第一级结构和第二级结构均为预放大电路，用于对输入信号进行放大，使放大后的输入信号超出第三级结构的噪声范围；所述第三级结构为PMOS输入的锁存器，包括两个交叉耦合对，使得电路快速响应输出信号，完成比较器的0或1输出；所述第一级结构、第二级结构和第三级结构的正负输出端同相依次连接。本发明专利技术提出了一种三级动态比较器，通过使用SAR逻辑进一步编码控制三级电路分时段工作，在优化速度的同时减小了电路功耗。耗。耗。

【技术实现步骤摘要】
适用于同步时序SAR ADC的动态比较器及控制方法


[0001]本专利技术属于数据转换器
，尤其涉及适用于同步时序SAR ADC的动态比较器及控制方法。

技术介绍

[0002]在各类ADC中，SAR ADC是常用的一种，其以低功耗为显著特点，具有中速中精度的性能水平，因此得到广泛应用。然而，如果想要将SAR ADC扩展到更多应用领域上，关注SAR ADC中关键模块的设计十分必要，其中主要组成的模拟模块包括电容式DAC、采样保持电路、比较器三个部分。在中高精度SAR ADC设计中，往往比较器是关键的优化重点。
[0003]在传统的中等精度同步时序SAR ADC设计中，为了保证整体的低功耗特性，比较器一般采用三级电路结构，即两级动态预防大电路，第三级使用动态锁存器。然而这样的结构相比于静态比较器而言，在速度、功耗、噪声方面的设计折中具有较大困难。如前两级动态预防大电路工作时间充足才能增益足够大，使得1LSB放大后满足锁存器的工作需求，但另一方面这就限制了电路的工作速度。这都是设计者面对的电路设计困难。为此关于这方面性能平衡与优化的方案本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.适用于同步时序SARADC的动态比较器，其特征在于，包括：三级结构；其中，第一级结构和第二级结构均为预放大电路，用于对输入信号进行放大，使放大后的输入信号超出第三级结构的噪声范围；所述第三级结构为PMOS输入的锁存器，包括两个交叉耦合对，使得电路快速响应输出信号，完成比较器的0或1输出；所述第一级结构、第二级结构和第三级结构的正负输出端同相依次连接。2.根据权利要求1所述的适用于同步时序SARADC的动态比较器，其特征在于，所述第一级结构和第二级结构均包括：依次由电至地的尾电流管、第一限流电阻、差分对管以及第二限流电阻和第三限流电阻；信号由所述差分对管的漏极端输出，所述差分对管的漏极端挂载降噪电容且正负两输出端接入短接开关管；所述尾电流管受时钟信号控制，所述时钟信号信号由异或非门和与非门生成。3.根据权利要求1所述的适用于同步时序SARADC的动态比较器，其特征在于，所述第三级结构包括：由电至地的尾电流管，差分输入对管，第一交叉耦合对及第二交叉耦合对；所述差分输入对管，第一交叉耦合对及第二交叉耦合对两两之间接入预置位开关管，信号在差分对管的漏极端输出，输出两端添加缓冲器且接入两个短接开；尾电流管受时钟信号控制，时钟信号由异或非门和与非门生成。4.根据权利要求2所述的适用于同步时序SARADC的动态比较器，其特征在于，所述第一级结构和第二级结构中使能信号、时钟信号以及比较器输出通过异或非、与非门控制所述尾电流管，其中使能信号为同步时序编码而成。5.根据权利要求2所述的适用于同步时序SARADC的动态比较器，其特征在于，所述输入差分PMOS对管为预放大器的差分输入对，差分输入Vinp
‑
Vinn连接到M1与M2的栅极，其漏级作为预放大器的输出，三个限流电阻取合适值使得差分输入对工作在饱和区，尾电流管...

【专利技术属性】
技术研发人员：任明远，李世昌，江晓林，董长春，韩天，张竹，
申请(专利权)人：金华高等研究院金华理工学院筹建工作领导小组办公室，
类型：发明
国别省市：