一种基于环形放大器差分输出的模拟触发异步时序电路制造技术

本发明专利技术公开了一种基于环形放大器差分输出的模拟触发异步时序电路，涉及集成电路领域，包括：时钟生成模块、并行采样模块、数据多路复用模块；并行采样模块包括多路流水线结构ADC；每路流水线结构ADC包括时钟产生电路、流水线转换结构、延迟对准寄存器阵列和数字校正电路；每级流水线转换结构包括MDAC和子ADC；MDAC包括采样保持电路、子DAC和级间增益电路，级间增益电路用于产生触发信号，使用组合逻辑控制流水线结构ADC。本发明专利技术采用环形放大器产生模拟触发时序信号，解决了在单通道内部建立高速时钟的设计难题，实现具有高度集成化的高速高精度ADC。速高精度ADC。速高精度ADC。

【技术实现步骤摘要】
一种基于环形放大器差分输出的模拟触发异步时序电路


[0001]本专利技术涉及集成电路
，尤其涉及一种基于环形放大器差分输出的模拟触发异步时序电路。

技术介绍

[0002]ADC模拟触发技术实质上是一种异步时序设计技术。异步时序能够有效减少ADC对高速时钟的需求。仅需要主时钟在ADC外部进行使能操作，并提供输出代码对齐即可。最为常见的方法是在SAR ADC内部，应用差分模拟信号进入比较器来产生一个脉冲控制逻辑。
[0003]基于SAR ADC结构实现的模拟触发技术在全局上，仍然用统一时钟信号进行数据采样、结果输出等过程。其异步时序控制方式主要应用于内部的数据转换过程，通过检测前一位数据转换的完成，触发下一位数据开始转换。在多时钟域的背景下，ADC的控制时钟容易受到干扰从而影响ADC的精度性能。同时，该同步时序设计法为了实现ADC的数据同步，需要在ADC内部生成一个数倍于芯片主频时钟的高速时钟，对时钟产生电路提出高性能的设计挑战。

技术实现思路

[0004]本专利技术提出一种基于环形放大器差分输出的模拟触发异步时序电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于环形放大器差分输出的模拟触发异步时序电路，其特征在于，包括：时钟生成模块，用于产生频率fs的多相时钟信号；并行采样模块，包括多路流水线结构ADC，用于接收多相时钟信号，对模拟输入信号进行采样；多路复用模块，用于接收各路流水线结构ADC的采样数据，根据各路采样时钟相位先后关系，对数据进行并串转换拼接；每路所述流水线结构ADC包括时钟产生电路、流水线转换结构、延迟对准寄存器阵列和数字校正电路；所述时钟产生电路，用于产生两组相位不交叠时钟控制信号，控制所述流水线转换结构的多级流水线利用不同的时序使电路交替工作；所述流水线转换结构，用于将转换操作分成多级进行，每级转换得到一定位的数字输出位，形成流水线工作方式；所述延迟对准寄存器阵列，用于将各级流水线转换结构的输出数据调整同步；所述数字校正电路，用于利用冗余位对转换结果进行纠错；每级的流水线转换结构包括MDAC和子ADC；所述MDAC包括采样保持电路、子DAC以及级间增益电路，用于实现数模转换、减法、放大和采样保持四项功能；所述采样保持电路用于采集子DAC输出的模拟信号，并将采样值保持到下一个时钟周期到来，再供给后级电路量化处理...

【专利技术属性】
技术研发人员：陈功，汤职源，黄红，杨文钊，张杰，石跃，凌味未，董倩宇，
申请(专利权)人：成都信息工程大学，
类型：发明
国别省市：