一种输入分段式的流水线逐次逼近型模数转换器制造技术

本发明专利技术属于集成电路技术领域，具体为一种输入分段式流水线逐次逼近型模数转换器。本发明专利技术电路包括两个对称的通道，每个通道包括：输入缓冲器、两级逐次逼近型模数转换器、自适应数字选择逻辑电路和开环余量放大器。输入缓冲器对输入信号进行放大并分成四段模拟信号；四个第一级逐次逼近型模数转换器分别对这四段模拟信号进行采样量化，从而得到四组数字码值；利用自适应数字选择逻辑电路在四组数字码值中选择出正确量化的结果，并将其对应的模拟余量传递给开环余量放大器；开环余量放大器对模拟余量信号进行放大，由第二级逐次逼近型模数转换器进行采样量化，并产生第二级数字码值。本发明专利技术把低电压域低功耗的输入缓冲器应用于高性能模数转换器。于高性能模数转换器。于高性能模数转换器。

【技术实现步骤摘要】
一种输入分段式的流水线逐次逼近型模数转换器


[0001]本专利技术属于集成电路
，具体涉及一种流水线逐次逼近型模数转换器。

技术介绍

[0002]随着数据要求的提高，高速和高分辨率的模数转换器不可缺少。流水线逐次逼近型模数转换器（Pipelined
‑
SAR ADC）比传统的流水线型ADC更节能，在速度，分辨率和线性度方面，又优于SAR ADC，具有很大优势。
[0003]对于采用顶极板采样的电容型 SAR ADC，在采样周期内，所有电容的底极板接固定直流电平，顶极板与采样开关相连。所以对于驱动 SAR ADC 的前端模拟电路来说，它的负载就是总采样电容。然而随着 ADC 分辨率的上升，电容总数呈指数型增长，这对输入缓冲电路提出了很高的要求。尤其对于高速 ADC 的驱动电路来说，在短时间内驱动这么大的电容，并且希望其在宽摆幅输出时（最好能达到 ADC的满摆幅输入）保持高线性度，无疑增加了其设计难度。
[0004]最常见的输入缓冲器电路采用源跟随器结构。但是源跟随器的线性化技术使得从电源到地叠加了多个晶体管，想要得到满足ADC 满摆幅输入的输出信号，缓冲器的电压域要远远高于 ADC 的电压域。此外，驱动高速高精度 ADC 的本质是在足够短的时间内给采样电容充电，这就要求驱动电路有足够高的压摆率（slew rate）和小信号带宽，源跟随器的小信号带宽只由跨导决定，增大压摆率和带宽都意味着增大电流，电路的功耗巨大。目前输入缓冲器电路的功耗越来越成为高性能ADC功耗的主要来源。
>[0005]因此，带有低功耗、不跨电压域的输入缓冲器是设计高性能ADC的关键。

技术实现思路

[0006]本专利技术的目的在于提出一种可减少输入缓冲器的功耗和设计复杂度的输入分段式的流水线逐次逼近型模数转换器，以进一步提升电路性能。
[0007]本专利技术的设计原理如公式1所示，当信号功率和噪声功率同时增大M倍时，信噪比不发生改变，而采样电容缩小为原来的1/M，采样电容缩小可以有效地改善输入缓冲器和模数转换器的整体功耗和面积。据此，本专利技术通过并联M个采样电容为C/M2的SAR ADC结构，可极大地减少输入缓冲器的功耗和设计复杂度。此外，本专利技术采用对称的双通道结构进一步提升电路的性能。
[0008](1)。
[0009]本专利技术提出的输入分段式的流水线逐次逼近型模数转换器，其整体电路由两个对称的通道组成，每个通道电路包括：4个具有不同输入参考电压的开环输入缓冲器(Input Buffer)，4个第一级逐次逼近型模数转换器(SAR ADC)，自适应数字选择逻辑电路(MUX)，开环余量放大器(RA)和第二级逐次逼近型模数转换器(SAR ADC)；本专利技术使用输入缓冲器对输入信号进行放大并分成四个不同的量化区间；采用四个第一级逐次逼近型模数转换器分别对这四个区间进行模拟信号到数字码值的转换；利用自适应数字选择逻辑电路在四组数字码值中选择出正确量化的结果，并将其对应的模拟余量传递给开环余量放大器；开环余量放大器对此模拟余量信号进行放大，放大后的信号由第二级逐次逼近型模数转换器进行采样量化，并产生第二级量化数字码。每个通道内前后两级以流水线方式工作，第一级和第二级的数字码值经同步处理后输出。其中：所述4个具有不同输入参考电压的开环Input Buffer，将输入信号与4组不同的输入参考电压进行比较从而将输入信号放大至4个不同的区间；所述4个第一级SAR ADC，同时对放大并分段后的4组输入信号进行顶极板采样、量化，并产生4组第一级量化数字码与量化后的模拟余量；所述自适应MUX，比较4组第一级量化数字码得到正确的1组第一级量化数字码，并且控制该数字码对应的模拟余量的传递；所述开环RA，对此模拟余量信号进行放大，放大后的信号由第二级SAR ADC进行采样量化，并产生第二级量化数字码；两级SAR ADC以流水线方式进行工作，第一级和第二级的数字码值经同步处理后输出。
[0010]本专利技术中，所述4个具有不同输入参考电压的开环Input Buffer，如图1所示，其电路包括第一级四输入差分放大器（101），第二级伪差分放大器（102）和共模反馈放大器（103）；其中，所述第一级四输入差分放大器（101）把输入模拟信号与输入参考电压进行做差；所述第二级伪差分放大器（102）将做差后的信号进行放大；所述共模反馈放大器（103）将输出共模电压与理想共模电压做差并将放大后的电压反馈至第一级四输入差分放大器（101），以维持输出共模电压的稳定性。
[0011]所述第一级四输入差分放大器（101），包含：6个NMOS管N1、N2、N3、N4、N5、N6，4个PMOS管P1、P2、P3、P4，和密勒电容C
C
，其中，N5、N6为尾电流源，N1、N2、N3、N4为输入差分对管用于实现输入信号与输入参考电压之间的做差，P1、P2、P3、P4为负载管。其中， N1和N4的栅
端接输入差分信号，N2和N3的栅端接输入参考电压，N1的漏端与N3、P1、P3的漏端相连并输出第一级放大器的单端输出电压，N4的漏端与N2、P2、P4的漏端相连并输出第一级放大器的另一端输出电压，并P1和P2的栅端接偏置电压VBP，P2和P4的栅端接反馈电压VCMFB，N5和N6的栅端接偏置电压VBN，N5的漏端与N1、N2的源端相连，N6的漏端与N3、N4的源端相连，密勒电容C
C
的两端分别连接反馈电压VCMFB和第一级放大器的输出电压。
[0012]所述第二级伪差分放大器（102），包含：2个NMOS管N7、N8，2个PMOS管P5、P6；其中，N7与P5的栅端相连，漏端也相连，并输出第二级放大器的单端输出电压，N8与P6的栅端相连，漏端也相连，输出第二级放大器的另一端输出电压。N7和P5完成对一端信号的反相放大，N8和P6完成对另一端信号的反相放大，从而对第一级四输入差分放大器的输出信号进行放大。
[0013]所述共模反馈放大器（103），包含3个NMOS管N9、N10、N11，2个PMOS管P7、P8，和电阻R1、R2；其中，R1和R2串联，R1的另一端接第二级放大器的单端输出电压，R2的另一端接第二级放大器的另一端输出电压，N9的栅端接共模参考电压，N10的栅端接电阻R1和R2的串联点，P7的栅端和漏端相连，并与P8的栅端、N9的漏端相连，P8和N10的漏端相连，N11的栅端接偏置电压，N11的漏端与N9、N10的源端相连。R1和R2对输出信号进行检测，N11是尾电流源，N9、N10是输入差分对管用于实现输出共模信号与理想共模信号之间的比较，P7、P8作为电流镜负载管将输出信号从双端转为单端，从而反馈至第一级四输入差分放大器的负载管栅极以维持输出共模电压的稳定。
[0014]本专利技术中，所述第一级和第二级SAR ADC采用同一种电路结构，包括栅压自举电路（201）、二进制采样电容阵列（202）、动态比较器电路（203）和逐次逼近数字逻辑电路（204），如图2所示；其中：所述栅压自举电路（20本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种输入分段式的流水线逐次逼近型模数转换器，其特征在于，整体电路由两个对称的通道组成，每个通道电路包括：4个具有不同输入参考电压的开环输入缓冲器Input Buffer，4个第一级逐次逼近型模数转换器SAR ADC，自适应数字选择逻辑电路MUX，开环余量放大器RA和第二级逐次逼近型模数转换器SAR ADC；所述输入缓冲器对输入信号进行放大并分成四个不同的量化区间；采用四个第一级逐次逼近型模数转换器分别对这四个区间进行模拟信号到数字码值的转换；利用自适应数字选择逻辑电路在四组数字码值中选择出正确量化的结果，并将其对应的模拟余量传递给开环余量放大器；开环余量放大器对此模拟余量信号进行放大，放大后的信号由第二级逐次逼近型模数转换器进行采样量化，并产生第二级量化数字码；每个通道内前后两级以流水线方式工作，第一级和第二级的数字码值经同步处理后输出；其中：所述4个具有不同输入参考电压的开环Input Buffer，将输入信号与4组不同的输入参考电压进行比较从而将输入信号放大至4个不同的区间；所述4个第一级SAR ADC，同时对放大并分段后的4组输入信号进行顶极板采样、量化，并产生4组第一级量化数字码与量化后的模拟余量；所述自适应MUX，比较4组第一级量化数字码得到正确的1组第一级量化数字码，并且控制该数字码对应的模拟余量的传递；所述开环RA，对此模拟余量信号进行放大，放大后的信号由第二级SAR ADC进行采样量化，并产生第二级量化数字码；两级SAR ADC以流水线方式进行工作，第一级和第二级的数字码值经同步处理后输出。2.根据权利要求1所述的输入分段式的流水线逐次逼近型模数转换器，其特征在于，所述4个具有不同输入参考电压的开环输入缓冲器，其电路包括第一级四输入差分放大器（101），第二级伪差分放大器（102）和共模反馈放大器（103）；其中，所述第一级四输入差分放大器（101）把输入模拟信号与输入参考电压进行做差；所述第二级伪差分放大器（102）将做差后的信号进行放大；所述共模反馈放大器（103）将输出共模电压与理想共模电压做差并将放大后的电压反馈至第一级四输入差分放大器（101），以维持输出共模电压的稳定性。3.根据权利要求2所述的输入分段式的流水线逐次逼近型模数转换器，其特征在于，所述第一级四输入差分放大器（101），包含：6个NMOS管N1、N2、N3、N4、N5、N6，4个PMOS管P1、P2、P3、P4，和密勒电容C
C
，其中，N5、N6为尾电流源，N1、N2、N3、N4为输入差分对管用于实现输入信号与输入参考电压之间的做差，P1、P2、P3、P4为负载管；其中， N1和N4的栅端接输入差分信号，N2和N3的栅端接输入参考电压，N1的漏端与N3、P1、P3的漏端相连并输出第一级放大器的单端输出电压，N4的漏端与N2、P2、P4的漏端相连并输出第一级放大器的另一端输出电压，并P1和P2的栅端接偏置电压VBP，P2和P4的栅端接反馈电压VCMFB，N5和N6的栅端接偏置电压VBN，N5的漏端与N1、N2的源端相连，N6的漏端与N3、N4的源端相连，密勒电容C
C
的两端分别连接反馈电压VCMFB和第一级放大器的输出电压。4.根据权利要求2所述的输入分段式的流水线逐次逼近型模数转换器，其特征在于，所述第二级伪差分放大器（102），包含：2个NMOS管N7、N8，2个PMOS管P5、P6；其中，N7与P5的栅端相连，漏端也相连，并输出第二级放大器的单端输出电压，N8与P6的栅端相连，漏端也相连，输出第二级放大器的另一端输出电压；N7和P5完成对一端信号的反相放大，N8和P6完成对另一端信号的反相放大，从而对第一级四输入差分放大器的输出信号进行放大。
5.根据权利要求2所述的输入分段式的流水线逐次逼近型模数转换器，其特征在于，所述共模反馈放大器（103），包含3个NMOS管N9、N10、N11，2个P...

【专利技术属性】
技术研发人员：叶凡，王婧琦，李致远，赵雨桐，李子为，任俊彦，许俊，马顺利，
申请(专利权)人：复旦大学，
类型：发明
国别省市：