一种处理器在片内存储器和FPGA内核中运行程序的方法技术

本发明专利技术提供一种处理器在片内存储器和FPGA内核中运行程序的方法。将处理器、存储器控制模块、片内存储器和FPGA内核集成在SoC FPGA芯片中，FPGA内核中包括嵌入式存储模块EMB，并提供了当已知处理器运行的程序所需存储容量大于片内存储器容量时，可以通过调用FPGA内核中EMB扩充所需存储容量，从而实现处理器能够在片内存储器和FPGA内核中运行程序的解决方案。该方案可以解决在不增加片外存储器的条件下，SoC FPGA芯片的处理器由于片内存储器容量不足无法运行较大容量程序的问题。储器容量不足无法运行较大容量程序的问题。储器容量不足无法运行较大容量程序的问题。

【技术实现步骤摘要】
一种处理器在片内存储器和FPGA内核中运行程序的方法


[0001]本申请涉及计算机
，尤其涉及一种处理器在片内存储器和FPGA内核中运行程序的方法以及SoC FPGA芯片。

技术介绍

[0002]本领域中，可编程逻辑门阵列(field programmable gate array，FPGA)芯片可以包括处理器、片内存储器和FPGA内核。在系统级芯片(System on Chip，SoC)FPGA芯片的设计中，为了减小SoC FPGA芯片的面积，片内存储器通常采用存储容量较小的存储器，使得片内存储器只能存储简单的程序的信息。在此种情况下，处理器无法运行比较复杂或者较大容量的程序。

技术实现思路

[0003]本申请提供一种处理器在片内存储器和FPGA内核中运行程序的方法以及SoC FPGA芯片，能够在不增加片外存储器的条件下，解决SoC FPGA芯片无法运行较大容量的程序的问题。
[0004]第一方面，本申请提供一种处理器在片内存储器和FPGA内核中运行程序的方法。该方法可以应用于SoC FPGA芯片。所述SoC FPGA芯片中包括处理器、存储器控制模块、片内存储器和FPGA内核，所述FPGA内核中包括嵌入式存储器模块(embedded memoy blocks，EMB)。其中，处理器可以包括X86处理器、ARM处理器等。
[0005]所述方法包括：存储器控制模块将所述处理器待运行的程序的信息写入所述片内存储器和所述EMB；存储器控制模块根据所述处理器的访问地址访问所述片内存储器或者所述EMB，以从所述片内存储器或所述EMB读取所述访问地址对应的信息、或者将所述信息写入所述片内存储器或者所述EMB。
[0006]上述实施方式中，将处理器待运行的程序信息写入片内存储器和EMB，可以解决程序的容量大于片内存储器的容量的情况下，片内存储器无法满足程序在处理器上运行所需要的存储空间的问题。换言之，在该实施方式中，SoC FPGA芯片的处理器可以运行较大容量的程序。
[0007]在第一方面的一种可能的实施方式中，在将所述处理器待运行的程序信息写入所述片内存储器和所述EMB之前，所述方法还包括：比较所述信息的容量和所述片内存储器的存储容量；在所述信息的容量大于所述片内存储器的存储容量的情况下，调用FPGA内核中EMB模块扩充所需存储容量，确定将所述信息写入所述片内存储器和所述EMB。在所述信息的容量不大于所述片内存储器的存储容量的情况下，确定将所述信息写入所述片内存储器。
[0008]其中，在确定将所述信息写入所述片内存储器和所述EMB的情况下，可以确定各个信息对应的访问地址，访问地址介于片内存储器或者EMB的地址范围。
[0009]上述实施方式中，通过比较程序需要的容量和片内存储器的存储容量的大小，可
以确定是否需要使用EMB存储该程序的信息。
[0010]在第一方面的一种可能的实施方式中，将所述信息写入所述片内存储器和所述EMB包括：接收访问地址和所述访问地址对应的信息；若所述访问地址介于所述片内存储器对应的地址范围，将所述信息写入所述片内存储器；若所述访问地址介于所述EMB对应的地址范围，将所述信息写入所述EMB。其中，SoC FPGA芯片所在计算设备的非易失性存储器的存储控制器将程序的信息及其对应的访问地址，经过SoC FPGA芯片内部的系统总线发送给SoC FPGA芯片内部的存储器控制模块。或者，调试设备将程序的信息及其对应的访问地址发送给SoC FPGA芯片内部的调试模块，调试模块将程序的信息及其对应的访问地址，经过SoC FPGA芯片内部的系统总线发送给SoC FPGA芯片内部的存储器控制模块。
[0011]上述实施方式中，可以根据各个信息对应的地址，将程序的一部分信息写入片内存储器，将一部分信息写入EMB。。
[0012]在第一方面的一种可能的实施方式中，所述根据所述处理器的访问地址访问所述片内存储器或者所述EMB，包括：接收所述处理器发送的所述访问地址；若所述访问地址介于所述片内存储器对应的地址范围，从所述片内存储器读取所述信息；若所述访问地址介于所述EMB对应的地址范围，从所述EMB读取所述信息。
[0013]在第一方面的一种可能的实施方式中，所述根据所述处理器的访问地址访问所述片内存储器或者所述EMB，包括：接收所述处理器发送的所述访问地址和所述信息；若所述访问地址介于所述片内存储器对应的地址范围，将所述信息写入所述片内存储器；若所述访问地址介于所述EMB对应的地址范围，将所述信息写入所述EMB。
[0014]上述实施方式中，存储器控制模块可以根据处理器发送的地址，确定从片内存储器或者EMB中读取信息、或者向片内存储器或者EMB写入信息。
[0015]在第一方面的一种可能的实施方式中，所述存储器控制模块包括总线接口、内存储器接口和EMB存储器接口；所述总线接口与所述处理器连接，所述片内存储器接口与所述片内存储器连接，所述EMB存储器接口与所述EMB连接。
[0016]上述实施方式中，存储器控制模块通过内存储器接口和EMB存储器接口与片内存储器和EMB连接，使得片内存储器可以根据处理器发送的访问地址访问片内存储器或者EMB。例如，当处理器发送的访问地址介于片内存储器对应的地址范围时，存储器控制模块根据该访问地址通过片内存储器接口访问片内存储器；当处理器发送的访问地址介于EMB对应的地址范围时，存储器控制模块根据该访问地址通过EMB存储器接口访问EMB。
[0017]第二方面，本申请提供一种存储器控制模块。该存储器控制模块可以应用于SoC FPGA芯片中，所述SoC FPGA芯片中包括处理器、片内存储器和FPGA内核，所述FPGA内核中包括嵌入式存储器模块EMB。该存储器控制模块包括：第一单元和第二单元。
[0018]其中，第一单元用于将处理器运行的程序的信息写入所述片内存储器和所述EMB。
[0019]其中，第二单元用于根据所述处理器的访问地址访问所述片内存储器或者所述EMB，以从所述片内存储器或所述EMB读取所述访问地址对应的信息，或者，将所述信息写入所述片内存储器或者所述EMB。
[0020]在第二方面的一种可能的实施方式中，在将所述处理器待运行的程序的信息写入所述片内存储器和所述EMB之前，所述方法还包括：比较所述信息的容量和所述片内存储器的存储容量的情况下；在所述信息的容量大于所述片内存储器的存储容量，确定将所述信
息写入所述片内存储器和所述EMB；在所述信息的容量等于或小于所述片内存储器的存储容量的情况下，确定将所述信息写入所述片内存储器。
[0021]在第二方面的一种可能的实施方式中，所述第一单元具体用于，接收访问地址和所述访问地址对应的信息；若所述访问地址介于所述片内存储器对应的地址范围，将所述信息写入所述片内存储器；若所述访问地址介于所述EMB对应的地址范围，将所述信息写入所述EMB。
[0022]在第二方面的一种可能的实施方式中，所述第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器在片内存储器和FPGA内核中运行程序的方法，其特征在于，应用于SoC FPGA芯片，所述SoC FPGA芯片中包括处理器、存储器控制模块、片内存储器和FPGA内核，所述FPGA内核中包括嵌入式存储器模块EMB，所述方法包括：所述存储器控制模块将所述处理器待运行的程序的信息写入所述片内存储器和所述EMB；所述存储器控制模块根据所述处理器的访问地址访问所述片内存储器或者所述EMB，以从所述片内存储器或所述EMB读取所述访问地址对应的信息、或者将所述信息写入所述片内存储器或者所述EMB。2.根据权利要求1所述的方法，其特征在于，在将所述处理器待运行的程序的信息写入所述片内存储器和所述EMB之前，所述方法还包括：比较所述信息的容量和所述片内存储器的存储容量；在所述信息的容量大于所述片内存储器的存储容量的情况下，调用FPGA内核中EMB模块扩充所需存储容量，确定将所述信息写入所述片内存储器和所述EMB。3.根据权利要求1或2所述的方法，其特征在于，将所述信息写入所述片内存储器和所述EMB包括：从所述SoC FPGA芯片的调试模块接收所述信息以及所述信息对应的访问地址、或者从调试设备的非易失性存储器的控制器接收所述信息以及所述信息对应的访问地址；若所述访问地址介于所述片内存储器对应的地址范围，将所述信息写入所述片内存储器；若所述访问地址介于所述EMB对应的地址范围，将所述信息写入所述EMB。4.根据权利要求1
‑
3任一项所述的方法，其特征在于，所述根据所述处理器的访问地址访问所述片内存储器或者所述EMB，包括：接收所述处理器发送的所述访问地址；若所述访问地址介于所述片内存储器对应的地址范围，从所述片内存储器读取所述信息；若所述访问地址介于所述EMB对应的地址范围，从所述EMB读取所述信息。5.根据权利要求1
‑
3任一项...

【专利技术属性】
技术研发人员：李全磊，王潘丰，王海力，
申请(专利权)人：京微齐力北京科技股份有限公司，
类型：发明
国别省市：