多层电子组件及形成多层电子组件主体的方法技术

本公开提供一种多层电子组件及形成多层电子组件主体的方法。所述多层电子组件，包括：主体，包括多个内电极以及设置在所述多个内电极之间的介电层；以及外电极，设置在所述主体上并且连接到所述多个内电极，其中，所述多个内电极中的每个包括多个镍层以及设置在所述多个镍层之间的异质材料层。多个镍层之间的异质材料层。多个镍层之间的异质材料层。

【技术实现步骤摘要】
多层电子组件及形成多层电子组件主体的方法
[0001]本申请要求于2022年2月3日在韩国知识产权局提交的第10
‑
2022
‑
0013951号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。


[0002]本公开涉及一种多层电子组件。

技术介绍

[0003]多层陶瓷电容器(一种多层电子组件)可以是安装在各种电子产品(诸如，包括液晶显示器(LCD)、等离子体显示面板(PDP)等的图像显示装置以及计算机、智能电话、移动电话等)的印刷电路板上的用于将电充入到其中或从其放电的片式电容器。
[0004]这样的多层陶瓷电容器可由于其相对小的尺寸、相对高的容量和相对易于安装而用作各种电子装置的组件。随着电子装置的组件的尺寸减小，对减小多层陶瓷电容器的尺寸和增大多层陶瓷电容器的容量的需求正在增加。
[0005]根据这种趋势，多层陶瓷电容器的尺寸逐渐减小，相同体积中的电介质的有效体积比增大以在小规格的情况下实现高容量，并且电极的厚度变薄。
[0006]这里，丝网印刷工艺和凹版印刷工艺是形成内电极(多层陶瓷电容器的组件之一)的代表性工艺。然而，在丝网印刷工艺和凹版印刷工艺中，由于必须使用包含导电金属颗粒的膏，因此对于减薄通过使用这些工艺形成的内电极可能存在技术限制。

技术实现思路

[0007]本公开的一方面在于提供一种通过提供超薄的内电极而实现小型化和高容量的多层电子组件。
[0008]另外，本公开的另一方面在于提供一种通过提供包括各种功能材料的内电极而具有改善的性能的多层电子组件，以确保电特性/物理特性、连接性和诸如热屏障功能的特殊功能。
[0009]然而，本公开的方面不局限于上述内容，并且在描述本公开的具体实施例的过程中将更易于理解。
[0010]根据本公开的一方面，一种多层电子组件包括：主体，包括多个内电极以及设置在所述多个内电极之间的介电层；以及外电极，设置在所述主体上并且连接到所述多个内电极，其中，所述多个内电极中的每个包括多个镍层以及设置在所述多个镍层之间的异质材料层。
[0011]根据本公开的另一方面，一种用于形成多层电子组件主体的方法包括：
[0012]执行真空沉积，使得：(i)形成包括镍的第一层，(ii)在所述第一层上形成包括异质材料的层，以及(iii)在包括所述异质材料的所述层上形成包括镍的第二层。
附图说明
[0013]通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
[0014]图1是示意性地示出根据本公开的实施例的多层电子组件的立体图。
[0015]图2是沿着图1的线I
‑
I'截取的截面图。
[0016]图3是沿着图1的线II
‑
II'截取的截面图。
[0017]图4是示意性地示出图2的P部分的放大图。
[0018]图5示意性地示出使用真空沉积工艺堆叠镍层和异质材料层以制造根据本公开的实施例的多层电子组件的内电极的工艺。
具体实施方式
[0019]在下文中，将参照附图描述本公开的实施例。然而，本公开的实施例可被修改为各种其他形式，并且本公开的范围不局限于下面描述的实施例。此外，可提供本公开的实施例，以向普通技术人员更充分地描述本公开。因此，为了描述的清楚性，可夸大附图中的要素的形状和尺寸，并且在附图中由相同的附图标记表示的要素可以是相同的要素。
[0020]为了阐明本公开，在附图中，将省略与描述无关的部分，并且可放大厚度以清楚地示出层和区域。此外，在整个说明书中，除非另有具体说明，否则当要素被称为“包含”或“包括”另一要素时，这意味着该要素还可包括其他要素，而不排除其他要素。
[0021]在附图中，X方向可被定义为第一方向或长度方向，Y方向可被定义为第二方向或宽度方向，Z方向可被定义为第三方向、厚度方向或堆叠方向。
[0022]多层电子组件
[0023]图1是示意性地示出根据本公开的实施例的多层电子组件的立体图。
[0024]图2是沿着图1的线I
‑
I'截取的截面图。
[0025]图3是沿着图1的线II
‑
II'截取的截面图。
[0026]图4是示意性地示出图2的P部分的放大图。
[0027]图5示意性地示出使用真空沉积工艺堆叠镍层和异质材料层以制造根据本公开的实施例的多层电子组件的内电极的工艺。
[0028]在下文中，将参照图1至图5详细描述根据本公开的实施例的多层电子组件。
[0029]根据本公开的实施例的多层电子组件100可包括：主体110，包括多个内电极121和122以及设置在多个内电极之间的介电层111；以及外电极200和300，设置在主体上并连接到多个内电极。
[0030]主体110可包括多个内电极121和122以及设置在多个内电极之间的介电层111。在主体中，介电层111以及内电极121和122可交替堆叠。
[0031]尽管主体110的具体形状没有特别限制，但是主体110可具有如图1所示的六面体形状等。由于包括在主体110中的陶瓷粉末颗粒在烧结工艺期间收缩，因此主体110可能不具有带有完美直线的六面体形状，但是主体110可具有大致的六面体形状。
[0032]主体110可具有在厚度方向(Z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在长度方向(X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并在宽度方向(Y方向)上彼此
相对的第五表面5和第六表面6。
[0033]形成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可一体化到在不使用扫描电子显微镜(SEM)的情况下难以识别它们之间的边界的程度。
[0034]用于形成介电层111的原材料没有特别限制，只要可获得足够的电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等。钛酸钡基材料可包括BaTiO3基陶瓷粉末，并且陶瓷粉末的示例可包括BaTiO3或者钙(Ca)、锆(Zr)等部分地溶解于BaTiO3中的(Ba1‑
x
Ca
x
)TiO3、Ba(Ti1‑
y
Ca
y
)O3、(Ba1‑
x
Ca
x
)(Ti1‑
y
Zr
y
)O3或Ba(Ti1‑
y
Zr
y
)O3等。
[0035]此外，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等作为用于形成介电层111的材料添加到钛酸钡(BaTiO3)等的粉末中。
[0036]内电极121和122与介电层111可在厚度方向(Z方向)上交替设置。内电极可包括第一内电极121和第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多层电子组件，包括：主体，包括多个内电极以及设置在所述多个内电极之间的介电层；以及外电极，设置在所述主体上并且连接到所述多个内电极，其中，所述多个内电极中的每个包括多个镍层以及设置在所述多个镍层之间的异质材料层。2.如权利要求1所述的多层电子组件，其中，所述异质材料层是异质金属层。3.如权利要求2所述的多层电子组件，其中，所述异质金属层包括不同于镍的金属。4.如权利要求3所述的多层电子组件，其中，所述异质金属层包括选自由Al、Ta和Pt组成的组中的至少一种金属。5.如权利要求1所述的多层电子组件，其中，所述异质材料层是功能陶瓷层。6.如权利要求5所述的多层电子组件，其中，所述功能陶瓷层包括选自由氧化铟锡、氟掺杂氧化锡和锶钌氧化物组成的组中的至少一种陶瓷。7.如权利要求1所述的多层电子组件，其中，所述多个内电极中的每个内电极的平均厚度为10nm至300nm。8.如权利要求1所述的多层电子组件，其中，所述异质材料层的平均厚度为10nm至100nm。9.如权利要求1所述的多层电子组件，其中，所述多个镍层中的每个镍层的平均厚度为10nm至100nm。10.如权利要求1所述的多层电子组件，其中，在所述多个内电极中的每个内电极中，所述异质材料层的厚度W2与所述多个镍层中的每个镍层的厚度W1的比值W2/W1为0.1至1。11.如权利要求1所述的多层电子组件，其...

【专利技术属性】
技术研发人员：李应硕，权泰均，康崙盛，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：