一种运放失调自校正电路及自校正方法技术

一种运放失调自校正电路，包括电流源I0、第一可调电阻R0、第二可调电阻R1、第一MOS管M0、第二MOS管M1、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、后级放大器A0和控制器。本发明专利技术的优点在于：使用自校准技术消除运放/比较器失调，可以有效地消除运放/比较器地失调，并省去了滤波器、fuse/OTP等额外器件，可以有效消除芯片使用过程中产生的失调漂移，消除温度变化过程中的失调飘移，且可以随时进行失调校正。失调校正。失调校正。

【技术实现步骤摘要】
一种运放失调自校正电路及自校正方法


[0001]本专利技术涉及芯片
，特别是涉及一种运放失调自校正电路及自校正方法。

技术介绍

[0002]运算放大器是可以对输入信号进行高增益放大的电路，可以进行输入信号放大、加减法以及微积分等运算。所以，运算放大器是一种用途广泛，又便于使用的集成电路。
[0003]在理想条件下，任何一个运算放大器在反馈连接的情况下，两个输入端应该相等。但实际在芯片生产过程中，会造成器件参数不匹配，封装的应力也会带来器件的失配，因此造成运算放大器产生失调。此时，在反馈连接的情况下，两个输入端就不会相等，而是有一个差值，这个差值就是输入失调电压，用Vos表示。
[0004]而失调会影响运算放大器/比较器的精度，减小失调的常用的方案是采用斩波技术或者是在生产测试阶段去修调；使用斩波技术时，需要对斩波后的信号进行滤波，这需要有滤波器，加入滤波器后，通常引入了额外的极点，影响运放稳定性，给运放的补偿带来了困难，同时，为了能有效地滤除斩波的纹波，通常都需要较大面积的滤波器；在生产阶段去修调运放失调，会有几个限制，有些工艺没有fuse或者OTP这类存储修调值的单元，没法完成修调；另外，失调都会随温度变化，生产阶段的修调无法消除温度的影响。

技术实现思路

[0005]目前解决失调的技术方案均需要需要增加额外的器件且容易受环境温度影响，为了解决这一问题，提出一种运放失调自校正电路，采用自校准的技术，在芯片工作时自动完成运放的校准，可以有效地消除失调，而且有效地消除温度对失调地影响，也不需要引入额外的滤波器来滤除纹波，可以在没有fuse或OTP这类存储单元的工艺下使用。
[0006]一种运放失调自校正电路，包括电流源I0、第一可调电阻R0、第二可调电阻R1、第一MOS管M0、第二MOS管M1、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、后级放大器A0和控制器，电流源的输出端分别与第一可调电阻R0和第二可调电阻R1的一端相连，第一可调电阻R0的另一端与第一MOS管M0的源极相连，第一可调电阻R0的调节端与控制器连接，第二可调电阻R1的另一端与第二MOS管M1的源极相连，第二可调电阻R1的调节端与控制器连接，所述第一MOS管M0的漏极与后级放大器A0的第一输入端连接，第一MOS管M0的栅极分别与第一开关SW1、第三开关SW3一端连接，第一开关SW1另一端连接第一电压输入端VINP，第三开关SW3另一端连接固定电压VCM，所述第二MOS管M1的漏极与后级放大器A0的第二输入端连接，第二MOS管M1的栅极分别与第二开关SW2、第四开关SW3一端连接，第二开关SW2另一端连接第二电压输入端VINN，第四开关SW4另一端连接固定电压VCM，所述后级放大器A0的输出端与控制器连接，第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的控制端分别连接控制器。
[0007]一种运放失调自校正方法，包括如下步骤：
[0008](1)读取后级放大器输出端的初始值；
[0009](2)若初始值为0，则增加第一电阻R0阻值，减少第二电阻R1阻值；
[0010](3)再次读取后级放大器输出端的输出值，若输出值为1，则自校正完成，若输出值为0，则重复步骤(2)(3)；
[0011](4)若初始值为1，则减少第一电阻R0阻值，增加第二电阻R1阻值；
[0012](5)再次读取后级放大器输出端的输出值，若输出值为0，则自校正完成，若输出值为1，则重复步骤(4)(5)。
[0013]与现有技术相比，本专利技术的优点在于：使用自校准技术消除运放/比较器失调，可以有效地消除运放地失调，并省去了滤波器、fuse/OTP等额外器件，可以有效消除芯片使用过程中产生的失调，消除温度变化过程中的失调飘移，且可以随时进行失调校正。
附图说明
[0014]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为本专利技术电路原理图；
[0016]图2为后级放大器的电路原理图
[0017]图3为本专利技术自校正流程图。
具体实施方式
[0018]为了使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术进行详细描述，本部分的描述仅是示范性和解释性，不应对本专利技术的保护范围有任何的限制作用。
[0019]参考图1，一种运放失调自校正电路，包括电流源I0、第一可调电阻R0、第二可调电阻R1、第一MOS管M0、第二MOS管M1、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、后级放大器A0和控制器，电流源的输出端分别与第一可调电阻R0和第二可调电阻R1的一端相连，第一可调电阻R0的另一端与第一MOS管M0的源极相连，第一可调电阻R0的调节端与控制器连接，第二可调电阻R1的另一端与第二MOS管M1的源极相连，第二可调电阻R1的调节端与控制器连接，所述第一MOS管M0的漏极与后级放大器A0的第一输入端N0连接，第一MOS管M0的栅极分别与第一开关SW1、第三开关SW3一端连接，第一开关SW1另一端连接第一电压输入端VINP，第三开关SW3另一端连接固定电压VCM，所述第二MOS管M1的漏极与后级放大器A0的第二输入端N1连接，第二MOS管M1的栅极分别与第二开关SW2、第四开关SW3一端连接，第二开关SW2另一端连接第二电压输入端VINN，第四开关SW4另一端连接调试电压输入端VCM，所述后级放大器A0的输出端OUT与控制器连接，第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的控制端分别连接控制器。
[0020]参考图2，为后级放大器的电路原理图。
[0021]第一可调电阻R0的调节端与控制器通过总线RES_CTRL0<N:0>连接，第二可调电阻R1的的调节端与控制器通过总线RES_CTRL1<N:0>连接，电阻的阻值由控制器调节，RES_CTRL0/RES_CTRL1的最高位<N>为方向位，最高位位0，表示阻值增大，最高位位1，表示阻值
减小，RES_CTRL0/RES_CTRL1的其他位<N
‑
1:0>为阻值变化大小控制位，表示对应的阻值变化量增大，最高位<N>为0时，表示增加相应阻值，最高位<N>为1时，表示减少相应阻值。
[0022]在这里运算放大器的输入端分别为第一电压输入端VINP和第二电压输入端VINN，我们选定VINP为正端，运算放大器的失调电压为Vos，并不影响下面原理的阐述。如果实际上VINP是负端，原理也是成立的，只不过是在处理中，要把相应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运放失调自校正电路，其特征在于，包括电流源I0、第一可调电阻R0、第二可调电阻R1、第一MOS管M0、第二MOS管M1、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、后级放大器A0和控制器，电流源的输出端分别与第一可调电阻R0和第二可调电阻R1的一端相连，第一可调电阻R0的另一端与第一MOS管M0的源极相连，第一可调电阻R0的调节端与控制器连接，第二可调电阻R1的另一端与第二MOS管M1的源极相连，第二可调电阻R1的调节端与控制器连接，所述第一MOS管M0的漏极与后级放大器A0的第一输入端连接，第一MOS管M0的栅极分别与第一开关SW1、第三开关SW3一端连接，第一开关SW1另一端连接第一电压输入端VINP，第三开关SW3另一端连接固定电压VCM，所述第二MOS管M1的漏极与后级放大器A0的第二输入端...

【专利技术属性】
技术研发人员：黄达强，
申请(专利权)人：深圳市鹏翔半导体有限公司，
类型：发明
国别省市：