对NPU中的LSU进行验证的方法及相关设备技术

本申请提供一种对NPU中的LSU进行验证的方法及相关设备，方法包括：从待测的LSU的ISA指令中选择一个写指令，为存储器配置第一地址，并选择第一数据作为写入所述存储器的数据，所述第一地址和所述第一数据的长度均为1字节byte，在第一验证流程中，向所述待测的LSU发送写激励信号，所述写激励信号用于指示所述待测的LSU进行写操作，所述写操作包括向所述存储器中的所述第一地址写入所述第一数据，在所述第一验证流程中，对所述写操作进行形式化验证，在保证计算资源的使用量不过大的情况下，保证验证的完备性。保证验证的完备性。保证验证的完备性。

【技术实现步骤摘要】
对NPU中的LSU进行验证的方法及相关设备


[0001]本申请涉及芯片领域，尤其涉及一种对NPU中的LSU进行验证的方法及相关设备。

技术介绍

[0002]随着各领域对人工智能（Artificial intelligence，AI）的需求，用于支持AI算法和模型的神经网络处理器（Neural Process Unit，NPU）得到了快速发展。
[0003]LSU是NPU中用于实现对存储器的读写操作的单元。与传统的CPU相比，NPU对装载存储单元（Load Store Unit，LSU）的功能要求更高，即要求LSU支持scalar类型指令以及功能更强的tensor类型指令，实现对存储器的读写操作。
[0004]对NPU中的LSU的验证可以理解为，验证LSU对存储单元的读写操作是否符合设计预期。
[0005]现有的以通用验证方法 (Universal Verification Methodology，UVM)为代表的验证方法，如随机约束与定向激励相结合的验证方法，在LSU支持scalar类型指令以及功能更强的tensor类型指令的背景下，存在覆盖性与验证效率之间的矛盾：要尽可能多地验证存储器的访问序列和访问地址范围（高覆盖性），就要消耗较长的时间（低效）。

技术实现思路

[0006]本申请提供了一种对NPU中的LSU进行验证的方法及相关设备，目的在于解决在验证NPU中的LSU的情况下，无法兼顾覆盖率与验证效率的问题。
[0007]为了实现上述目的，本申请提供了以下技术方案：本申请的第一方面提供一种对神经网络处理器NPU中的装载存储单元LSU进行验证的方法，包括：从待测的LSU的ISA指令中选择一个写指令；为存储器配置第一地址，并选择第一数据作为写入所述存储器的数据，所述第一地址和所述第一数据的长度均为1字节byte；在第一验证流程中，向所述待测的LSU发送写激励信号，所述写激励信号用于指示所述待测的LSU进行写操作，所述写操作包括向所述存储器中的所述第一地址写入所述第一数据；在所述第一验证流程中，对所述写操作进行形式化验证。
[0008]在一些实现方式中，所述在所述第一验证流程中，对所述写操作进行形式化验证之后，还包括：在第二验证流程中，向待测的LSU发送读激励信号，所述读激励信号用于指示所述待测的LSU进行读操作，所述读操作包括从所述存储器中的所述第一地址读取数据；在所述第二验证流程中，对所述读操作进行形式化验证。
[0009]在一些实现方式中，还包括：在所述待测的LSU的可操作地址还存在未验证的地址的情况下，在第三验证流程
中，为所述存储器配置第二地址，所述第一地址与所述第二地址不同；基于所述第二地址，对新的指令进行验证，所述新的指令包括新的写指令和新的读指令，所述新的写指令与已验证的写指令不同，所述新的读指令与已验证读指令不同，所述已验证写指令为已进行形式化验证的写指令，所述已验证读指令为已进行形式化验证的读指令。
[0010]本申请的第二方面提供一种对神经网络处理器NPU中的装载存储单元LSU进行验证的方法，包括：基于待测的LSU的ISA指令，生成模型文件；基于形式化验证工具以及所述模型文件，实现本申请的第一方面提供的对神经网络处理器NPU中的装载存储单元LSU进行验证的方法。
[0011]在一些实现方式中，所述基于待测的LSU的ISA指令，生成模型文件，包括：使用Python脚本语言解析所述待测的LSU的ISA描述文件，生成所述模型文件。
[0012]本申请的第三方面提供一种对NPU中的LSU进行验证的装置，包括：激励单元，用于从待测的LSU的ISA指令中选择一个写指令，为存储器配置第一地址，并选择第一数据作为写入所述存储器的数据，所述第一地址和所述第一数据的长度均为1字节byte，并在第一验证流程中，向所述待测的LSU发送写激励信号，所述写激励信号用于指示所述待测的LSU进行写操作，所述写操作包括向所述存储器中的所述第一地址写入所述第一数据；检查单元，用于在所述第一验证流程中，对所述写操作进行形式化验证。
[0013]在一些实现方式中，所述激励单元还用于：在第二验证流程中，向待测的LSU发送读激励信号，所述读激励信号用于指示所述待测的LSU进行读操作，所述读操作包括从所述存储器中的所述第一地址读取数据；所述检查单元还用于：在所述第二验证流程中，对所述读操作进行形式化验证。
[0014]在一些实现方式中，还包括：寄存器堆；所述寄存器堆用于存储从所述存储器中的所述第一地址读取的数据；所述检查单元还用于：在所述第二验证流程中，对所述读操作进行形式化验证，包括：所述检查单元具体用于：在所述第二验证流程中，基于所述寄存器堆中的所述数据，对所述读操作进行形式化验证。
[0015]本申请的第四方面提供一种电子设备，包括：存储器和处理器；所述存储器用于存储应用程序，所述处理器用于运行所述应用程序，以实现本申请的第一方面或第二方面提供的对神经网络处理器NPU中的LSU进行验证的方法。
[0016]本申请的第五方面提供一种计算机可读存储介质，当所述计算机可读存储介质中的指令由电子设备的处理器执行时，使得电子设备能够实现本申请的第一方面或第二方面提供的对神经网络处理器NPU中的LSU进行验证的方法。
[0017]本申请的第六方面提供一种计算机程序产品，包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现本申请的第一方面或第二方面提供的对神经网络处理器NPU中的LSU进行验证的方法。
[0018]本申请的实施例所述的对NPU中的LSU进行验证的方法及相关设备，以1 byte数据统一了不同指令的验证机制，降低了验证所需的资源，又因为能够配置用于检查的存储器地址，以及使用形式化验证方式，所以在保证计算资源的使用量不过大的情况下，保证验证的完备性。
附图说明
[0019]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为LSU的指令集的示例图；图2为本申请实施例公开的对NPU中的LSU进行验证的装置的结构示例图；图3为本申请实施例公开的对NPU中的LSU进行写验证的方法的流程图；图4为本申请实施例公开的对NPU中的LSU进行先写后读验证的方法的流程图；图5为本申请实施例公开的对存储器进行地址配置的示例图；图6为Scatter和Gather寻址方式下写数据和读数据的示例图。
具体实施方式
[0021]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种对NPU中的LSU进行验证的方法，其特征在于，包括：从待测的LSU的ISA指令中选择一个写指令；为存储器配置第一地址，并选择第一数据作为写入所述存储器的数据，所述第一地址和所述第一数据的长度均为1字节byte；在第一验证流程中，向所述待测的LSU发送写激励信号，所述写激励信号用于指示所述待测的LSU进行写操作，所述写操作包括向所述存储器中的所述第一地址写入所述第一数据；在所述第一验证流程中，对所述写操作进行形式化验证。2.根据权利要求1所述的方法，其特征在于，所述在所述第一验证流程中，对所述写操作进行形式化验证之后，还包括：在第二验证流程中，向待测的LSU发送读激励信号，所述读激励信号用于指示所述待测的LSU进行读操作，所述读操作包括从所述存储器中的所述第一地址读取数据；在所述第二验证流程中，对所述读操作进行形式化验证。3.根据权利要求1或2所述的方法，其特征在于，还包括：在所述待测的LSU的可操作地址还存在未验证的地址的情况下，在第三验证流程中，为所述存储器配置第二地址，所述第一地址与所述第二地址不同；基于所述第二地址，对新的指令进行验证，所述新的指令包括新的写指令和新的读指令，所述新的写指令与已验证写指令不同，所述新的读指令与已验证读指令不同，所述已验证写指令为已进行形式化验证的写指令，所述已验证读指令为已进行形式化验证的读指令。4.一种对NPU中的LSU进行验证的方法，其特征在于，包括：基于待测的LSU的ISA指令，生成模型文件；基于形式化验证工具以及所述模型文件，实现权利要求1
‑
3任一项所述的对NPU中的LSU进行验证的方法。5.根据权利要求4所述的方法，其特征在于，所述基于待测的LSU的ISA指令，生成模型文件，包括：使用Python脚本语言解析所述待...

【专利技术属性】
技术研发人员：贾艳磊，
申请(专利权)人：深圳中安辰鸿技术有限公司，
类型：发明
国别省市：