栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法技术

本发明专利技术提供了一种栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法，应用于半导体技术领域。由于本发明专利技术所提供的形成方法，在利用刻蚀工艺形成高度为第一高度的屏蔽栅多晶硅之后，其并没有像现有技术直接进行氧化工艺以形成所述栅间氧化层，而是先将第一高度的屏蔽栅多晶硅的顶部拐角从直角或锐角消减为两边为圆弧状的圆角，然后，在对其进行氧化工艺，以通过消减所述暴露出的所述屏蔽栅多晶硅的顶部拐角的方式，减小后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽栅多晶硅可以完全的被氧化，进而使其全部转化为栅间氧化层，即最终实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的C

【技术实现步骤摘要】
栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法


[0001]本专利技术涉及半导体
，特别涉及一种栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法。

技术介绍

[0002]具有屏蔽栅沟槽(Shield Gate Trench，SGT)的功率MOSFET器件是目前最先进的功率MOSFET器件技术，能够同时实现低导通电阻(Rdson)和低反向恢复电容(Crss)，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。屏蔽栅沟槽型器件的栅极结构包括屏蔽多晶硅和多晶硅栅(又称为控制栅)，屏蔽多晶硅通常也称为源多晶硅或屏蔽栅，都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下结构关系。
[0003]目前，呈上下结构关系的屏蔽栅极沟槽器件(SGT)的栅间氧化层IPO制作时，通常有两种方案，一种是在沟槽中形成屏蔽栅之后，利用沉积和刻蚀工艺，再在屏蔽栅的顶面上形成一层栅间氧化层IPO，此方案步骤繁复，工艺要求较高；而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅间氧化层的形成方法，其特征在于，至少包括如下步骤：提供一半导体衬底，所述半导体衬底内至少形成有一沟槽，所述沟槽的内表面上覆盖有屏蔽介质层，所述沟槽的下部空间内填充有屏蔽栅多晶硅；湿法刻蚀所述屏蔽介质层，至少在沿垂直于所述半导体衬底表面的方向去除所述屏蔽栅多晶硅两侧的部分高度的所述屏蔽介质层，以暴露出高度为第一高度且顶部拐角为直角或锐角的所述屏蔽栅多晶硅；对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理，以使所述暴露出的所述屏蔽栅多晶硅的顶部拐角由所述直角或锐角转变呈圆角；对所述半导体衬底进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层，且将位于该二氧化硅下方的所剩余的未被氧化的屏蔽栅多晶硅作为屏蔽栅。2.如权利要求1所述的栅间氧化层的形成方法，其特征在于，在对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理之后或之前，所述形成方法还包括：沿垂直于所述半导体衬底表面的方向，将所述屏蔽栅多晶硅的高度从第一高度减薄到第二高度。3.如权利要求2所述的栅间氧化层的形成方法，其特征在于，所述第二高度与所述第一高度之比为：30％～90％。4.如权利要求1所述的栅间氧化层的形成方法，其特征在于，覆盖在所述沟槽的内表面上的所述屏蔽介质层的厚度范围为：5.如权利要求4所述的栅间氧化层的形成方法，其特征在于，所述湿法刻蚀所述屏蔽介质层，以在沿垂直于所述半导体衬底表面的方向去除所述屏蔽栅多晶硅两侧的预设高度的所述屏蔽介质层的步骤中，还同时沿平行于所述半导体衬底表面的方向刻蚀去除所述沟槽的上部空间的侧壁上所覆盖的部分厚度的所述屏蔽介质层，以使剩余在所述沟槽的上部空间的侧壁上的屏蔽介质层的厚度范围为：6.如权利要求5所述的栅间氧化层的形成方法，其特征在于，在对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理之后，所述形成方法还包...

【专利技术属性】
技术研发人员：孔庆路，曹培明，周颖，李秀然，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：