本发明专利技术公开了一种基于ADC自校准的低温漂带隙基准，包括：带隙基准核心电路BGR、可编程电阻阵列PRA、模数转换器ADC、温漂提取电路TDE以及反馈控制电路FBC；其中，带隙基准核心电路用于产生采样参考电压和输出参考电压；模数转换器用于采集采样参考电压并量化；温漂提取电路用于当温度变化引起采样参考电压变化，随之模数转换器输出的量化后的参考电压发生变化时，提取量化后的参考电压的变化方向及大小，生成监测信号；反馈控制电路用于根据当前的控制码和监测信号计算输出新的控制码；可编程电阻阵列用于根据反馈控制电路输出的控制码调整选通支路以改变负载电阻的大小，从而调整输出参考电压，使得输出参考电压保持恒定。使得输出参考电压保持恒定。使得输出参考电压保持恒定。
【技术实现步骤摘要】
一种基于ADC自校准的低温漂带隙基准电路
[0001]本专利技术属于集成电路领域，具体涉及一种基于ADC自校准的低温漂带隙基准电路。
技术介绍
[0002]带隙基准因其高精度和温度无关而广泛应用于模拟电路、数字电路和混合信号电路，如运算放大器、A/D转换器、锁相环和功率转换器等。其精度对后续电路的性能起着至关重要的作用。例如，带隙基准电路被用于模数转换器(ADC)和数模转换器(DAC)，它们需要高精度的参考电压来提供高分辨率和高速的数据转换。因此，高精度低温漂带隙基准电路的设计已经成为一个备受关注的问题。
[0003]由于三极管的二阶温度特性，传统带隙基准的温漂很难做到很低，因而一些高阶曲率补偿技术和分段线性补偿技术被提出，但是系统不稳定，无法保证各个PVT(process voltage temperature，工艺电压温度)下系统的性能，往往需要trimming(修正)，而trimming增加了成本，降低了成品率。
技术实现思路
[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于ADC自校准的低温漂带隙基准电路。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]一种基于ADC自校准的低温漂带隙基准电路，包括：
[0006]带隙基准核心电路BGR、可编程电阻阵列PRA、模数转换器ADC、温漂提取电路TDE以及反馈控制电路FBC；其中，
[0007]带隙基准核心电路BGR用于产生采样参考电压和输出参考电压；
[0008]模数转换器ADC用于采集采样参考电压并量化，输出量化后的参考电压作为量化结果；
[0009]温漂提取电路TDE用于当PVT变化引起所述采样参考电压变化，随之模数转换器ADC输出的量化后的参考电压发生变化时，提取量化后的参考电压的变化方向及大小，生成监测信号；
[0010]反馈控制电路FBC用于根据当前的控制码和监测信号计算输出新的控制码；
[0011]可编程电阻阵列PRA用于根据反馈控制电路FBC输出的控制码调整选通支路以改变负载电阻的大小，从而调整输出参考电压，使得输出参考电压保持恒定。
[0012]在本专利技术的一个实施例中，带隙基准核心电路BGR，包括：
[0013]运算放大器、三极管Q1、三极管Q2、电阻R1、电阻R2、电阻R3、电阻R4、MOS管M1、MOS管M2、MOS管M3、和MOS管M4；其中，
[0014]运算放大器的反相输入端接节点X，运算放大器的同相输入端接节点Y，运算放大器的输出端接第一节点；
[0015]三极管Q1的基极接三极管Q2的基极之后接地，三极管Q1的发射极接节点X，三极管Q1的集电极接地；
[0016]三极管Q2的发射极接电阻R1，三极管Q2的集电极接地；
[0017]电阻R1的一端接三极管Q2的发射极，另一端接节点Y；
[0018]电阻R2的一端接节点X，另一端接地；
[0019]电阻R3的一端接节点Y，另一端接地；
[0020]电阻R4的一端接MOS管M3的漏极，另一端接地；
[0021]MOS管M1的栅极接第一节点，MOS管M1的源极接VDD，MOS管M1的漏极接节点X；
[0022]MOS管M2的栅极接第一节点，MOS管M2的源极接VDD，MOS管M2的漏极接节点Y；
[0023]MOS管M3的栅极接第一节点，MOS管M3的源极接VDD，MOS管M3的漏极接电阻R4；
[0024]MOS管M4的栅极接第一节点，MOS管M4的源极接VDD，MOS管M4的漏极接可编程电阻阵列PRA。
[0025]在本专利技术的一个实施例中，带隙基准核心电路BGR，在MOS管M3的漏极与电阻R4之间引出采样参考电压；在MOS管M4的漏极与可编程电阻阵列PRA之间引出输出参考电压。
[0026]在本专利技术的一个实施例中，温漂提取电路TDE，包括：
[0027]D触发器DFF1、第一补码计算模块complement1、加法器add1、第二补码计算模块complement2和选择器sel；其中，
[0028]D触发器DFF1的输入端接收模数转换器ADC上一次的量化结果，D触发器DFF1的输出端接第一补码计算模块complement1的输入端；
[0029]第一补码计算模块complement1的输出端接加法器add1的第一输入端；
[0030]加法器add1的第二输入端接收模数转换器ADC当前次的量化结果，加法器add1的第一输出端接第二补码计算模块complement2的输入端，同时接选择器sel的第二输入端，加法器add1的第二输出端接选择器sel的第三输入端；
[0031]第二补码计算模块complement2的输出端接选择器sel的第一输入端；
[0032]选择器sel的输出端分别接反馈控制电路FBC中，或门OR的输入端、加法器add2的第一输入端和减法器min的第一输入端。
[0033]在本专利技术的一个实施例中，温漂提取电路TDE中，D触发器DFF1保存上次量化结果；第一补码计算模块complement1对D触发器DFF1保存的量化结果取补码；加法器add1将第一补码计算模块complement1输出的上次量化结果的补码和当前次的量化结果相加输出符号位和求和结果，完成减法操作；第二补码计算模块complement2输出求和结果的补码。
[0034]在本专利技术的一个实施例中，温漂提取电路TDE中，选择模块sel根据加法器add1输出的符号位选择输出对应的结果，若符号位为正，则选择模块sel输出所述求和结果作为输出的数字码；若符号位为负，则选择模块sel输出求和结果的补码作为输出的数字码。
[0035]在本专利技术的一个实施例中，反馈控制电路FBC，包括：
[0036]加法器add2、减法器min、或门OR、D触发器DFF2和二进制码温度计码转换器T_B；其中，
[0037]加法器add2的第一输入端接所述温漂提取电路TDE中的选择器sel的输出端，加法器add2的第二输入端接反馈控制电路FBC中的D触发器DFF2的输出端，加法器add2的第三输入端接收温漂提取电路TDE中加法器add1输出的符号位，加法器add2的输出端接所述反馈控制电路FBC中的D触发器DFF2的第二输入端；
[0038]减法器min的第一输入端接温漂提取电路TDE中的选择器sel的输出端，减法器min
的第二输入端接反馈控制电路FBC中的D触发器DFF2的输出端，减法器min的第三输入端接收温漂提取电路TDE中加法器add1输出的符号位，减法器min的输出端接反馈控制电路FBC中的D触发器DFF2的第二输入端；
[0039]或门OR的输入端接温漂提取电路TDE中的选择器sel的输出端，或门OR的输出端接反馈控制电路FBC中的D触发器DFF2的第一输入端；
[0040]D触发器DFF2的输出端接二进制码温度计码转换器T_B的本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于ADC自校准的低温漂带隙基准电路，其特征在于，包括：带隙基准核心电路BGR、可编程电阻阵列PRA、模数转换器ADC、温漂提取电路TDE以及反馈控制电路FBC；其中，所述带隙基准核心电路BGR用于产生采样参考电压和输出参考电压；所述模数转换器ADC用于采集所述采样参考电压并量化，输出量化后的参考电压作为量化结果；所述温漂提取电路TDE用于当PVT变化引起所述采样参考电压变化，随之所述模数转换器ADC输出的量化后的参考电压发生变化时，提取所述量化后的参考电压的变化方向及大小，生成监测信号；所述反馈控制电路FBC用于根据当前的控制码和所述监测信号计算输出新的控制码；所述可编程电阻阵列PRA用于根据所述反馈控制电路FBC输出的控制码调整选通支路以改变负载电阻的大小，从而调整所述输出参考电压，使得所述输出参考电压保持恒定。2.根据权利要求1所述的基于ADC自校准的低温漂带隙基准电路，其特征在于，所述带隙基准核心电路BGR，包括：运算放大器、三极管Q1、三极管Q2、电阻R1、电阻R2、电阻R3、电阻R4、MOS管M1、MOS管M2、MOS管M3、和MOS管M4；其中，运算放大器的反相输入端接节点X，运算放大器的同相输入端接节点Y，运算放大器的输出端接第一节点；三极管Q1的基极接三极管Q2的基极之后接地，三极管Q1的发射极接所述节点X，三极管Q1的集电极接地；三极管Q2的发射极接电阻R1，三极管Q2的集电极接地；电阻R1的一端接三极管Q2的发射极，另一端接所述节点Y；电阻R2的一端接所述节点X，另一端接地；电阻R3的一端接所述节点Y，另一端接地；电阻R4的一端接MOS管M3的漏极，另一端接地；MOS管M1的栅极接所述第一节点，MOS管M1的源极接VDD，MOS管M1的漏极接所述节点X；MOS管M2的栅极接所述第一节点，MOS管M2的源极接VDD，MOS管M2的漏极接所述节点Y；MOS管M3的栅极接所述第一节点，MOS管M3的源极接VDD，MOS管M3的漏极接所述电阻R4；MOS管M4的栅极接所述第一节点，MOS管M4的源极接VDD，MOS管M4的漏极接所述可编程电阻阵列PRA。3.根据权利要求2所述的基于ADC自校准的低温漂带隙基准电路，其特征在于，所述带隙基准核心电路BGR，在所述MOS管M3的漏极与所述电阻R4之间引出所述采样参考电压；在所述MOS管M4的漏极与所述可编程电阻阵列PRA之间引出所述输出参考电压。4.根据权利要求1所述的基于ADC自校准的低温漂带隙基准电路，其特征在于，所述温漂提取电路TDE，包括：D触发器DFF1、第一补码计算模块complement1、加法器add1、第二补码计算模块complement2和选择器sel；其中，D触发器DFF1的输入端接收模数转换器ADC上一次的量化结果，所述D触发器DFF1的输出端接所述第一补码计算模块complement1的输入端；
所述第一补码计算模块complement1的输出端接加法器add1的第一输入端；所述加法器add1的第二输入端接收模数转换器ADC当前次的量化结果，所述加法器add1的第一输出端接第二补码计算模块complement2的输入端，同时接选择器sel的第二输入端，所述加法器add1的第二输出端接所述选择器sel的第三输入端；所述第二补码计算模块complement2的输出端接所述选择器sel的第一输...
【专利技术属性】
技术研发人员：梁宇华，宋家俊，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。