轨对轨差分放大器及电子设备制造技术

本实用新型专利技术提出了一种轨对轨差分放大器及电子设备，涉及集成电路技术领域，包括：第一差分输入模块和第二差分输入模块，其中，第一差分输入模块包括第一差分对和第二差分对，第二差分输入模块包括第三差分对和第四差分对；第一尾流管和第二尾流管，分别与第一差分输入模块和第二差分输入模块相连的电流镜模块；与电流镜模块相连的输出及共模反馈模块；第二差分对和第四差分对用于在第一差分对或第三差分对断开时，保持导通状态。由此，由于第二差分对和第四差分对在第一差分对或第三差分对断开时，保持导通状态，可以使第一尾流管和第二尾流管始终开启，不需要恢复时间，增强轨间放大器输入对，很好的提高放大器输出线性度和谐波失真性能。波失真性能。波失真性能。

【技术实现步骤摘要】
轨对轨差分放大器及电子设备


[0001]本技术涉及集成电路
，尤其涉及一种轨对轨差分放大器及电子设备。

技术介绍

[0002]通常，轨对轨全差分放大器包括NMOS(N
‑
Metal
‑
Oxide
‑
Semiconductor，N型金属
‑
氧化物
‑
半导体)输入对和PMOS(positive channel Metal Oxide Semiconductor，正沟道金属氧化物半导体)输入对，输入对的电压输入信号在正电源和负电源之间进行摆动。
[0003]通常，当输入信号电平接近负电源时输入NMOS对关闭，当输入信号电平接近正电源时输入PMOS对关闭。
[0004]然而，由于关闭的NMOS或PMOS通常是需要一段时间才能恢复到正常运行状态，容易造成放大器的输出失真。

技术实现思路

[0005]本技术旨在至少在一定程度上解决相关技术中的技术问题之一。
[0006]本技术第一方面实施例提出了一种轨对轨差分放大器，包括第一差分输入模块，其中，所述第一差分输入模块包括：
[0007]第一差分输入模块和第二差分输入模块，其中，所述第一差分输入模块包括第一差分对和第二差分对，所述第二差分输入模块包括第三差分对和第四差分对，其中，所述第二差分对和所述第四差分对的输入端与预设参考电压相连，所述第一差分对两个输入端中的一个输入端接入第一输入电压，另一个输入端接入第二输入电压，所述第三差分对两个输入端中的一个输入端接入所述第一输入电压，另一个输入端接入所述第二输入电压；
[0008]第一尾流管和第二尾流管，
[0009]其中，所述第一尾流管与并联的所述第一差分对和第二差分对串联在第一电压VDD和第二电压VSS之间，所述第二尾流管与并联的所述第三差分对和第四差分对串联在所述第一电压VDD和所述第二电压VSS之间；
[0010]分别与所述第一差分输入模块和所述第二差分输入模块相连的电流镜模块；
[0011]与所述电流镜模块相连的输出及共模反馈模块；
[0012]其中，所述第二差分对和所述第四差分对用于在所述第一差分对或所述第三差分对断开时，保持导通状态。
[0013]可选的，所述第一差分对和所述第二差分具有第一半导体类型，且所述第三差分对和所述第四差分对具有第二半导体类型，所述第一半导体类型和所述第二半导体类型不同。
[0014]可选的，所述第一输入电压和所述第二输入电压均在所述第一电压VDD至所述第二电压VSS之间摆动。
[0015]可选的，所述第一差分对的第一端和所述第二差分对的第一端之间的连接节点为
所述第一差分输入模块的第一输出端；
[0016]所述第一差分对的第二端和所述第二差分对的第二端之间的连接节点为所述第一差分输入模块的第二输出端；
[0017]所述第三差分对的第一端和所述第四差分对的第一端之间的连接节点为所述第二差分输入模块的第一输出端；
[0018]所述第一差分对的第二端和所述第二差分对的第二端之间的连接节点为所述第二差分输入模块的第二输出端。
[0019]可选的，所述预设参考电压为(VDD
‑
VSS)/2。
[0020]可选的，所述电流镜模块为折叠共源共栅电流镜。
[0021]可选的，轨对轨差分放大器还包括与所述输出及共模反馈模块相连的补偿网络。
[0022]可选的，所述补偿网络为米勒补偿网络。
[0023]本技术第二方面实施例提出了一种电子设备，包括如本技术第一方面实施例所述的轨对轨差分放大器。
[0024]本技术实施例中，该轨对轨差分放大器包括第一差分输入模块和第二差分输入模块，其中，第一差分输入模块包括第一差分对和第二差分对，第二差分输入模块包括第三差分对和第四差分对，其中，第二差分对和第四差分对的输入端与预设参考电压相连，第一差分对两个输入端中的一个输入端接入第一输入电压，另一个输入端接入第二输入电压，第三差分对两个输入端中的一个输入端接入第一输入电压，另一个输入端接入第二输入电压，以及第一尾流管和第二尾流管，第一尾流管与并联的第一差分对和第二差分对串联在第一电压VDD和第二电压VSS之间，第二尾流管与并联的第三差分对和第四差分对串联在第一电压VDD和第二电压VSS之间，以及分别与第一差分输入模块和第二差分输入模块相连的电流镜模块，以及与电流镜模块相连的输出及共模反馈模块，第二差分对和第四差分对用于在第一差分对或第三差分对断开时，保持导通状态。由此，由于第二差分对和第四差分对可以在第一差分对或第三差分对断开时，保持导通状态，可以使第一尾流管和第二尾流管始终开启，不需要恢复时间，从而可以增强轨间放大器输入对，很好的提高放大器输出线性度和谐波失真性能。
[0025]本技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
[0026]本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0027]图1为本技术实施例所提供的轨对轨差分放大器的结构示意图；
[0028]图2为本技术实施例所提供的轨对轨差分放大器的电路示意图。
具体实施方式
[0029]下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本技术，而不能理解为对本技术
的限制。
[0030]需要说明的是，轨对轨全差分放大器包括NMOS输入对和PMOS输入对，以使输入信号在一个轨(正电源)到另一个轨(负电源)之间进行摆动。当放大器作为单位增益缓冲器连接时，该放大器的输出也将作为轨到轨。轨对轨放大器的NMOS和PMOS输入对通常具有NMOS尾电流或PMOS尾电流以及相应的PMOS或NMOS电流反射镜。当放大器的输入为正弦波或矩形，输入信号摆动接近全范围时，当输入信号电平接近负电源时输入NMOS对关闭，当输入信号电平接近正电源时PMOS输入对关闭，这使得尾电流和电流镜关闭都与输入摆动变化相关。由于关闭的NMOS或PMOS输入对需要一段恢复时间才能恢复到正常运行状态，若输入信号的频率高于放大器的恢复能力，放大器将无法处理，导致输出失真。
[0031]下面结合参考附图描述本技术实施例的轨对轨差分放大器。
[0032]图1为本技术实施例所提供的轨对轨差分放大器的结构图。
[0033]如图1所示，该轨对轨差分放大器10，包括第一差分输入模块11、第二差分输入模块12、第一尾流管13、第二尾流管14、电流镜模块15和输出及共模反馈模块16。
[0034]可选的，第一差分输入模块11包括第一差分对101和第二差本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种轨对轨差分放大器，其特征在于，包括：第一差分输入模块和第二差分输入模块，其中，所述第一差分输入模块包括第一差分对和第二差分对，所述第二差分输入模块包括第三差分对和第四差分对，其中，所述第二差分对和所述第四差分对的输入端与预设参考电压相连，所述第一差分对两个输入端中的一个输入端接入第一输入电压，另一个输入端接入第二输入电压，所述第三差分对两个输入端中的一个输入端接入所述第一输入电压，另一个输入端接入所述第二输入电压；第一尾流管和第二尾流管，其中，所述第一尾流管与并联的所述第一差分对和第二差分对串联在第一电压VDD和第二电压VSS之间，所述第二尾流管与并联的所述第三差分对和第四差分对串联在所述第一电压VDD和所述第二电压VSS之间；分别与所述第一差分输入模块和所述第二差分输入模块相连的电流镜模块；与所述电流镜模块相连的输出及共模反馈模块；其中，所述第二差分对和所述第四差分对用于在所述第一差分对或所述第三差分对断开时，保持导通状态。2.如权利要求1所述的轨对轨差分放大器，其特征在于，所述第一差分对和所述第二差分具有第一半导体类型，且所述第三差分对和所述第四差分对具有第二半导体类型，所述第一半导体类型和所述第二半导体类型不同。3.如权利要求1所述的轨对轨差分放大器，其特征在于，所述第一输入电压和所述第二输入电压均在所述第...

【专利技术属性】
技术研发人员：谢磊，董佳楠，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：新型
国别省市：