带共模反馈的全差分运算放大器电路制造技术

本发明专利技术提供一种带共模反馈的全差分运算放大器电路，涉及集成电路技术领域，电路包括：全差分运算放大器和共模反馈电路，共模反馈电路的第一输入端连接于全差分运算放大器的第一输出端，共模反馈电路的第二输入端连接于全差分运算放大器的第二输出端，共模反馈电路的输出端连接于全差分运算放大器的控制端。本发明专利技术中，共模反馈电路在全差分运算放大器输出的共模输出电压大于第一阈值的情况下，可以通过向全差分运算放大器的第一分流支路和第二分流支路输出第一电平，来控制第一电压调节支路和第二电压调节支路降低全差分运算放大器输出的共模输出电压，以避免共模输出电压过高，提高了全差分运算放大器输出共模输出电压的稳定性。稳定性。稳定性。

【技术实现步骤摘要】
带共模反馈的全差分运算放大器电路


[0001]本专利技术涉及集成电路
，尤其涉及一种带共模反馈的全差分运算放大器电路。

技术介绍

[0002]全差分运算放大器是模拟、射频等电路中基础的电路模块之一，通常用于自动控制或信号处理，其性能对电路整体性能起着至关重要的作用。
[0003]目前，全差分运算放大器的共模输出电压的稳定性差，进而导致带全差分运算放大器的相关电路的稳定性差。

技术实现思路

[0004]本专利技术提供一种带共模反馈的全差分运算放大器电路，用以解决现有技术中全差分运算放大器的共模输出电压的稳定性差的问题。
[0005]本专利技术提供一种带共模反馈的全差分运算放大器电路，包括：全差分运算放大器和共模反馈电路，所述全差分运算放大器包括：第一电流模块、第一分流支路、第二分流支路、第一电压调节支路和第二电压调节支路；
[0006]所述第一电流模块的输出端分别连接于所述第一分流支路的供电端、所述第二分流支路的供电端、所述第一电压调节支路的供电端和所述第二电压调节支路的供电端，所述第一电流模块分别通过所述第一分流支路、所述第二分流支路、所述第一电压调节支路和所述第二电压调节支路接地，所述第一分流支路的输入端作为所述全差分运算放大器的第一输入端，所述第二分流支路的输入端作为所述全差分运算放大器的第二输入端，所述第一分流支路的控制端和所述第二分流支路的控制端作为所述全差分运算放大器的控制端，所述第一分流支路的输出端连接于所述第一电压调节支路的输入端，所述第一电压调节支路的输出端作为所述全差分运算放大器的第一输出端，所述第二分流支路的输出端连接于所述第二电压调节支路的输入端，所述第二电压调节支路的输出端作为所述全差分运算放大器的第二输出端，所述共模反馈电路的第一输入端连接于所述全差分运算放大器的第一输出端，所述共模反馈电路的第二输入端连接于所述全差分运算放大器的第二输出端，所述共模反馈电路的输出端连接于所述全差分运算放大器的控制端；
[0007]所述共模反馈电路用于：在共模输出电压大于第一阈值的情况下，向所述全差分运算放大器的控制端输出第一电平，所述第一电平小于第二阈值；其中，所述共模输出电压是基于所述共模反馈电路的第一输入端和第二输入端的第一电压和第二电压得到的；
[0008]所述第一分流支路用于：在接收到所述第一电平的情况下，向所述第一电压调节支路输出第二电平，所述第二电平大于第三阈值；
[0009]所述第二分流支路用于：在接收到所述第一电平的情况下，向所述第二电压调节支路输出所述第二电平；
[0010]所述第一电压调节支路用于：在接收到所述第二电平的情况下，降低所述全差分
运算放大器的第一输出端的电压；
[0011]所述第二电压调节支路用于：在接收到所述第二电平的情况下，降低所述全差分运算放大器的第二输出端的电压。
[0012]根据本专利技术提供的一种带共模反馈的全差分运算放大器电路，所述共模反馈电路还用于：在所述共模输出电压小于或等于第四阈值的情况下，向所述全差分运算放大器的控制端输出第三电平，所述第三电平大于第五阈值；
[0013]所述第一分流支路还用于：在接收到所述第三电平的情况下，向所述第一电压调节支路输出第四电平，所述第四电平小于第六阈值；
[0014]所述第二分流支路还用于：在接收到所述第三电平的情况下，向所述第二电压调节支路输出所述第四电平；
[0015]所述第一电压调节支路还用于：在接收到所述第四电平的情况下，升高所述全差分运算放大器的第一输出端的电压；
[0016]所述第二电压调节支路还用于：在接收到所述第四电平的情况下，升高所述全差分运算放大器的第二输出端的电压。
[0017]根据本专利技术提供的一种带共模反馈的全差分运算放大器电路，所述共模反馈电路包括第二电流模块、采集模块、调节支路及参考支路；
[0018]所述采集模块的第一输入端作为所述共模反馈电路的第一输入端，所述采集模块的第二输入端作为所述共模反馈电路的第二输入端，所述采集模块的输出端连接于所述调节支路的第一端，所述调节支路的第二端分别连接于所述参考支路的第二端和所述第二电流模块的输出端，所述参考支路的第一端用于接收所述第一阈值，所述调节支路的第三端连接于所述参考支路的第三端，所述调节支路的第三端作为所述共模反馈电路的输出端；
[0019]所述采集模块用于：采集所述第一电压和所述第二电压，基于所述第一电压和所述第二电压，得到所述共模输出电压；
[0020]所述调节支路用于：在所述共模输出电压大于所述第一阈值的情况下，输出所述第一电平；在所述共模输出电压小于或等于第四阈值的情况下，输出第三电平。
[0021]根据本专利技术提供的一种带共模反馈的全差分运算放大器电路，所述采集模块包括第一电容、第二电容、第一电阻和第二电阻；
[0022]所述第一电容的第一端作为所述采集模块的第一输入端，所述第一电容的第一端连接于所述第一电阻的第一端，所述第一电容的第二端连接于所述第二电容的第一端，所述第二电容的第二端作为所述采集模块的第二输入端，所述第二电容的第二端连接于所述第二电阻的第二端，所述第二电阻的第一端连接于所述第一电阻的第二端，所述第一电阻的第二端还连接于所述第一电容的第二端，所述第一电阻的第二端作为所述采集模块的输出端。
[0023]根据本专利技术提供的一种带共模反馈的全差分运算放大器电路，所述调节支路包括第一PMOS管和第一NMOS管，所述参考支路包括第二PMOS管和第二NMOS管；
[0024]所述第一PMOS管的栅极作为所述调节支路的第一端，所述第一PMOS管的源极/漏极作为所述调节支路的第二端，所述第一PMOS管的漏极/源极连接于所述第一NMOS管的源极/漏极，所述第一NMOS管的漏极/源极接地，所述第一NMOS管的栅极连接于所述第一NMOS管的源极/漏极，所述第一NMOS管的栅极作为所述调节支路的第三端；所述第二PMOS管的栅
极作为所述参考支路的第一端，所述第二PMOS管的源极/漏极作为所述参考支路的第二端，所述第二PMOS管的漏极/源极连接于所述第二NMOS管的源极/漏极，所述第二NMOS管的漏极/源极接地，所述第二NMOS管的栅极连接于所述第二NMOS管的源极/漏极，所述第二NMOS管的栅极作为所述参考支路的第三端。
[0025]根据本专利技术提供的一种带共模反馈的全差分运算放大器电路，所述共模反馈电路包括第三电容、第四电容、第五电容、第六电容、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关和控制单元；
[0026]所述控制单元连接于所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关和所述第六开关的控制端，所述第三电容的第一端作为所述共模反馈电路的第一输入端，所述第三电容的第一端连接于所述第一开关的第一端，所述第三电容的第二端分别连接于所述第四电容的第一端和所述第二开关的第一端，所述第四电容的第一端作为所述共模反馈电路的输出端，所述第四电容的第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带共模反馈的全差分运算放大器电路，其特征在于，包括：全差分运算放大器和共模反馈电路，所述全差分运算放大器包括：第一电流模块、第一分流支路、第二分流支路、第一电压调节支路和第二电压调节支路；所述第一电流模块的输出端分别连接于所述第一分流支路的供电端、所述第二分流支路的供电端、所述第一电压调节支路的供电端和所述第二电压调节支路的供电端，所述第一电流模块分别通过所述第一分流支路、所述第二分流支路、所述第一电压调节支路和所述第二电压调节支路接地，所述第一分流支路的输入端作为所述全差分运算放大器的第一输入端，所述第二分流支路的输入端作为所述全差分运算放大器的第二输入端，所述第一分流支路的控制端和所述第二分流支路的控制端作为所述全差分运算放大器的控制端，所述第一分流支路的输出端连接于所述第一电压调节支路的输入端，所述第一电压调节支路的输出端作为所述全差分运算放大器的第一输出端，所述第二分流支路的输出端连接于所述第二电压调节支路的输入端，所述第二电压调节支路的输出端作为所述全差分运算放大器的第二输出端，所述共模反馈电路的第一输入端连接于所述全差分运算放大器的第一输出端，所述共模反馈电路的第二输入端连接于所述全差分运算放大器的第二输出端，所述共模反馈电路的输出端连接于所述全差分运算放大器的控制端；所述共模反馈电路用于：在共模输出电压大于第一阈值的情况下，向所述全差分运算放大器的控制端输出第一电平，所述第一电平小于第二阈值；其中，所述共模输出电压是基于所述共模反馈电路的第一输入端和第二输入端的第一电压和第二电压得到的；所述第一分流支路用于：在接收到所述第一电平的情况下，向所述第一电压调节支路输出第二电平，所述第二电平大于第三阈值；所述第二分流支路用于：在接收到所述第一电平的情况下，向所述第二电压调节支路输出所述第二电平；所述第一电压调节支路用于：在接收到所述第二电平的情况下，降低所述全差分运算放大器的第一输出端的电压；所述第二电压调节支路用于：在接收到所述第二电平的情况下，降低所述全差分运算放大器的第二输出端的电压。2.根据权利要求1所述的电路，其特征在于，所述共模反馈电路还用于：在所述共模输出电压小于或等于第四阈值的情况下，向所述全差分运算放大器的控制端输出第三电平，所述第三电平大于第五阈值；所述第一分流支路还用于：在接收到所述第三电平的情况下，向所述第一电压调节支路输出第四电平，所述第四电平小于第六阈值；所述第二分流支路还用于：在接收到所述第三电平的情况下，向所述第二电压调节支路输出所述第四电平；所述第一电压调节支路还用于：在接收到所述第四电平的情况下，升高所述全差分运算放大器的第一输出端的电压；所述第二电压调节支路还用于：在接收到所述第四电平的情况下，升高所述全差分运算放大器的第二输出端的电压。3.根据权利要求1或2所述的电路，其特征在于，所述共模反馈电路包括第二电流模块、采集模块、调节支路及参考支路；
所述采集模块的第一输入端作为所述共模反馈电路的第一输入端，所述采集模块的第二输入端作为所述共模反馈电路的第二输入端，所述采集模块的输出端连接于所述调节支路的第一端，所述调节支路的第二端分别连接于所述参考支路的第二端和所述第二电流模块的输出端，所述参考支路的第一端用于接收所述第一阈值，所述调节支路的第三端连接于所述参考支路的第三端，所述调节支路的第三端作为所述共模反馈电路的输出端；所述采集模块用于：采集所述第一电压和所述第二电压，基于所述第一电压和所述第二电压，得到所述共模输出电压；所述调节支路用于：在所述共模输出电压大于所述第一阈值的情况下，输出所述第一电平；在所述共模输出电压小于或等于第四阈值的情况下，输出第三电平。4.根据权利要求3所述的电路，其特征在于，所述采集模块包括第一电容、第二电容、第一电阻和第二电阻；所述第一电容的第一端作为所述采集模块的第一输入端，所述第一电容的第一端连接于所述第一电阻的第一端，所述第一电容的第二端连接于所述第二电容的第一端，所述第二电容的第二端作为所述采集模块的第二输入端，所述第二电容的第二端连接于所述第二电阻的第二端，所述第二电阻的第一端连接于所述第一电阻的第二端，所述第一电阻的第二端还连接于所述第一电容的第二端，所述第一电阻的第二端作为所述采集模块的输出端。5.根据权利要求4所述的电路，其特征在于，所述调节支路包括第一PMOS管和第一NMOS管，所述参考支路包括第二PMOS管和第二NMOS管；所述第一PMOS管的栅极作为所述调节支路的第一端，所述第一PMOS管的源极/漏极作为所述调节支路的第二端，所述第一PMOS管的漏极/源极连接于所述第一NMOS管的源极/漏极，所述第一NMOS管的漏极/源极接地，所述第一NMOS管的栅极连接于所述第一NMOS管的源极/漏极，所述第一NMOS管的栅极作为所述调节支路的第三端；所述第二PMOS管的栅极作为所述参考支路的第一端，所述第二PMOS管的源极/漏极作为所述参考支路的第二端，所述第二PMOS管的漏极/源极连接于所述第二NMOS管的源极/漏极，所述第二NMOS...

【专利技术属性】
技术研发人员：李神宝，宋政，邓兰青，丁颜玉，
申请(专利权)人：杰创智能科技股份有限公司，
类型：发明
国别省市：