读取电压校正方法、存储装置及存储器控制电路单元制造方法及图纸

本发明专利技术提供一种读取电压校正方法、存储器存储装置及存储器控制电路单元。所述方法包括：根据第一读取指令，基于第一读取电压电平读取第一实体单元以获得第一数据，其中第一读取电压电平为对应于第一实体单元的预设读取电压电平，或者第一读取电压电平与预设读取电压电平之间具有第一电压差；解码第一数据以获得第一错误比特信息；根据第二读取指令，基于第二读取电压电平读取第一实体单元以获得第二数据，其中第二读取电压电平与预设读取电压电平之间具有第二电压差；解码第二数据以获得第二错误比特信息；以及根据第一错误比特信息与第二错误比特信息校正预设读取电压电平。由此，可提高读取电压电平的校正效率。可提高读取电压电平的校正效率。可提高读取电压电平的校正效率。

【技术实现步骤摘要】
读取电压校正方法、存储装置及存储器控制电路单元


[0001]本专利技术涉及一种存储器管理技术，尤其涉及一种读取电压校正方法、存储器存储装置及存储器控制电路单元。

技术介绍

[0002]移动电话与笔记本计算机等可携式电子装置在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non
‑
volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式电子装置中。
[0003]当存储器存储装置出厂时，用来从可复写式非易失性存储器模块读取数据的读取电压电平都处于预设的电压位置。随着可复写式非易失性存储器模块的使用时间增加，可复写式非易失性存储器模块中的存储单元的临界电压分布会发生偏移。此时，使用原厂设定的读取电压电平来从可复写式非易失性存储器模块读取数据，有很高的机率会读取到大量错误比特。若所读取的数据中包含过多错误比特，则此些错误比特可能无法被完全更正，从而发生读取错误。
[0004]一般来说，当读取电压电平的电压位置相较于存储单元的临界电压分布发生较大的偏移时，最佳读取电平寻找操作可用以寻找当下读取电压电平的最佳电压位置。但是，在执行最佳读取电平寻找操作的期间，可复写式非易失性存储器模块中特定的实体页或实体区块会被重复进行多次读取，导致存储器存储装置产生额外的能耗。此外，若最佳读取电平寻找操作是发生在一般读取程序中(例如在多次的硬解码失败后执行)，则此最佳读取电平寻找操作会导致存储器存储装置的数据读取效能大幅下降。

技术实现思路

[0005]本专利技术提供一种读取电压校正方法、存储器存储装置及存储器控制电路单元，可提高读取电压电平的校正效率。
[0006]本专利技术的范例实施例提供一种读取电压校正方法，其用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体单元，且所述读取电压校正方法包括：从主机系统接收第一读取指令，其中所述第一读取指令指示读取属于第一逻辑单元的数据，且所述第一逻辑单元映射至所述多个实体单元中的第一实体单元；根据所述第一读取指令，基于第一读取电压电平读取所述第一实体单元以获得第一数据，其中所述第一读取电压电平为对应于所述第一实体单元的预设读取电压电平，或者所述第一读取电压电平与所述预设读取电压电平之间具有第一电压差；解码所述第一数据以获得对应于所述第一数据的第一错误比特信息；从所述主机系统接收第二读取指令，其中所述第二读取指令指示读取属于所述第一逻辑单元的所述数据；根据所述第二读取指令，基于第二读取电压电平读取所述第一实体单元以获得第二数据，其中所述第二读取电压电平与所述预设读取电压电平之间具有第二电压差；解码所述第二数据以获得对应于所述第二数据的第二错误
比特信息；以及根据所述第一错误比特信息与所述第二错误比特信息校正所述预设读取电压电平。
[0007]在本专利技术的范例实施例中，所述第一读取电压电平的电压值不同于所述第二读取电压电平的电压值。
[0008]在本专利技术的范例实施例中，在所述第一读取电压电平与所述预设读取电压电平之间具有所述第一电压差的情况下，所述预设读取电压电平的电压值介于所述第一读取电压电平的电压值与所述第二读取电压电平的电压值之间。
[0009]在本专利技术的范例实施例中，所述第一错误比特信息包括第一数值，所述第一数值正相关于所述第一数据的比特错误率，所述第二错误比特信息包括第二数值，且所述第二数值正相关于所述第二数据的比特错误率。
[0010]在本专利技术的范例实施例中，根据所述第一错误比特信息与所述第二错误比特信息校正所述预设读取电压电平的步骤包括：根据所述第一错误比特信息与所述第二错误比特信息，使用目标电压差调整所述预设读取电压电平，以校正所述预设读取电压电平，其中所述目标电压差为所述第一电压差与所述第二电压差的其中之一。
[0011]在本专利技术的范例实施例中，根据所述第一错误比特信息与所述第二错误比特信息，使用所述目标电压差调整所述预设读取电压电平的步骤包括：比较所述第一错误比特信息与所述第二错误比特信息；以及根据比较结果，将所述第一电压差与所述第二电压差的所述其中之一决定为所述目标电压差。
[0012]在本专利技术的范例实施例中，根据所述第一读取指令，基于所述第一读取电压电平读取所述第一实体单元以获得所述第一数据的步骤包括：响应于所述第一读取指令，在解码从所述第一实体单元读取的任何数据之前，基于所述第一读取电压电平读取所述第一实体单元以获得所述第一数据，而根据所述第二读取指令，基于所述第二读取电压电平读取所述第一实体单元以获得所述第二数据的步骤包括：响应于所述第二读取指令，在解码从所述第一实体单元读取的任何数据之前，基于所述第二读取电压电平读取所述第一实体单元以获得所述第二数据。
[0013]在本专利技术的范例实施例中，所述的读取电压校正方法更包括：将对所述预设读取电压电平的校正套用至所述多个实体单元中的第二实体单元，以校正所述第二实体单元所对应的预设读取电压电平，其中所述第一实体单元与所述第二实体单元属于所述可复写式非易失性存储器模块中的同一个晶粒(die)、同一个平面或同一个芯片使能区域。
[0014]本专利技术的范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：从所述主机系统接收第一读取指令，其中所述第一读取指令指示读取属于第一逻辑单元的数据，且所述第一逻辑单元映射至所述多个实体单元中的第一实体单元；根据所述第一读取指令，发送第一读取指令序列，其指示基于第一读取电压电平读取所述第一实体单元以获得第一数据，其中所述第一读取电压电平为对应于所述第一实体单元的预设读取电压电平，或者所述第一读取电压电平与所述预设读取电压电平之间具有第一电压差；解码所述第一数据以获得对应于所述第一数据的第一错误比特信息；从所述主机系统接收第二读取
指令，其中所述第二读取指令指示读取属于所述第一逻辑单元的所述数据；根据所述第二读取指令，发送第二读取指令序列，其指示基于第二读取电压电平读取所述第一实体单元以获得第二数据，其中所述第二读取电压电平与所述预设读取电压电平之间具有第二电压差；解码所述第二数据以获得对应于所述第二数据的第二错误比特信息；以及根据所述第一错误比特信息与所述第二错误比特信息校正所述预设读取电压电平。
[0015]在本专利技术的范例实施例中，所述存储器控制电路单元根据所述第一错误比特信息与所述第二错误比特信息校正所述预设读取电压电平的操作包括：根据所述第一错误比特信息与所述第二错误比特信息，使用目标电压差调整所述预设读取电压电平，以校正所述预设读取电压电平，其中所述目标电压差为所述第一电压差与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种读取电压校正方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体单元，且所述读取电压校正方法包括：从主机系统接收第一读取指令，其中所述第一读取指令指示读取属于第一逻辑单元的数据，且所述第一逻辑单元映射至所述多个实体单元中的第一实体单元；根据所述第一读取指令，基于第一读取电压电平读取所述第一实体单元以获得第一数据，其中所述第一读取电压电平为对应于所述第一实体单元的预设读取电压电平，或者所述第一读取电压电平与所述预设读取电压电平之间具有第一电压差；解码所述第一数据以获得对应于所述第一数据的第一错误比特信息；从所述主机系统接收第二读取指令，其中所述第二读取指令指示读取属于所述第一逻辑单元的所述数据；根据所述第二读取指令，基于第二读取电压电平读取所述第一实体单元以获得第二数据，其中所述第二读取电压电平与所述预设读取电压电平之间具有第二电压差；解码所述第二数据以获得对应于所述第二数据的第二错误比特信息；以及根据所述第一错误比特信息与所述第二错误比特信息校正所述预设读取电压电平。2.根据权利要求1所述的读取电压校正方法，其中所述第一读取电压电平的电压值不同于所述第二读取电压电平的电压值。3.根据权利要求1所述的读取电压校正方法，其中在所述第一读取电压电平与所述预设读取电压电平之间具有所述第一电压差的情况下，所述预设读取电压电平的电压值介于所述第一读取电压电平的电压值与所述第二读取电压电平的电压值之间。4.根据权利要求1所述的读取电压校正方法，其中所述第一错误比特信息包括第一数值，所述第一数值正相关于所述第一数据的比特错误率，所述第二错误比特信息包括第二数值，且所述第二数值正相关于所述第二数据的比特错误率。5.根据权利要求1所述的读取电压校正方法，其中根据所述第一错误比特信息与所述第二错误比特信息校正所述预设读取电压电平的步骤包括：根据所述第一错误比特信息与所述第二错误比特信息，使用目标电压差调整所述预设读取电压电平，以校正所述预设读取电压电平，其中所述目标电压差为所述第一电压差与所述第二电压差的其中之一。6.根据权利要求5所述的读取电压校正方法，其中根据所述第一错误比特信息与所述第二错误比特信息，使用所述目标电压差调整所述预设读取电压电平的步骤包括：比较所述第一错误比特信息与所述第二错误比特信息；以及根据比较结果，将所述第一电压差与所述第二电压差的所述其中之一决定为所述目标电压差。7.根据权利要求1所述的读取电压校正方法，其中根据所述第一读取指令，基于所述第一读取电压电平读取所述第一实体单元以获得所述第一数据的步骤包括：响应于所述第一读取指令，在解码从所述第一实体单元读取的任何数据之前，基于所述第一读取电压电平读取所述第一实体单元以获得所述第一数据，其中根据所述第二读取指令，基于所述第二读取电压电平读取所述第一实体单元以获得所述第二数据的步骤包括：响应于所述第二读取指令，在解码从所述第一实体单元读取的任何数据之前，基于所
述第二读取电压电平读取所述第一实体单元以获得所述第二数据。8.根据权利要求1所述的读取电压校正方法，更包括：将对所述预设读取电压电平的校正套用至所述多个实体单元中的第二实体单元，以校正所述第二实体单元所对应的预设读取电压电平，其中所述第一实体单元与所述第二实体单元属于所述可复写式非易失性存储器模块中的同一个晶粒、同一个平面或同一个芯片使能区域。9.一种存储器存储装置，其特征在于，包括：连接接口单元，用以连接至主机系统；可复写式非易失性存储器模块，其包括多个实体单元；以及存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以：从所述主机系统接收第一读取指令，其中所述第一读取指令指示读取属于第一逻辑单元的数据，且所述第一逻辑单元映射至所述多个实体单元中的第一实体单元；根据所述第一读取指令，发送第一读取指令序列，其指示基于第一读取电压电平读取所述第一实体单元以获得第一数据，其中所述第一读取电压电平为对应于所述第一实体单元的预设读取电压电平，或者所述第一读取电压电平与所述预设读取电压电平之间具有第一电压差；解码所述第一数据以获得对应于所述第一数据的第一错误比特信息；从所述主机系统接收第二读取指令，其中所述第二读取指令指示读取属于所述第一逻辑单元的所述数据；根据所述第二读取指令，发送第二读取指令序列，其指示基于第二读取电压电平读取所述第一实体单元以获得第二数据，其中所述第二读取电压电平与所述预设读取电压电平之间具有第二电压差；解码所述第二数据以获得对应于所述第二数据的第二错误比特信息；以及根据所述第一错误比特信息与所述第二错误比特信息校正所述预设读取电压电平。10.根据权利要求9所述的存储器存储装置，其中所述第一读取电压电平的电压值不同于所述第二读取电压电平的电压值。11.根据权利要求9所述的存储器存储装置，其中在所述第一读取电压电平与所述预设读取电压电平之间具有所述第一电压差的情况下，所述预设读取电压电平的电压值介于所述第一读取电压电平的电压值与所述第二读取电压电平的电压值之间。12.根据权利要求9所述的存储器存储装置，其中所述第一错误比特信息包括第一数值，所述第一数值正相关于所述第一数据的比特错误率，所述第二错误比特信息包括第二数值，且所述第二数值正相关于所述第二数据的比特错误率。13.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元根据所述第一错误比特信息与所述第二错误比特信息校正所述预设读取电压电平的操作包括：根据所述第一错误比特信息与所述第二错误比特信息，使用目标电压差调整所述预设读取电压电平，以校正所述预设读取电压电平，其中所述目标电压差为所述第一电压差与所述第二电压差的其中之一。...

【专利技术属性】
技术研发人员：陈思玮，林祐弘，黄意淞，苏柏诚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：