制造3D-NAND闪存的方法技术

本发明专利技术涉及制造3D

【技术实现步骤摘要】
【国外来华专利技术】制造3D
‑
NAND闪存的方法


[0001]本专利技术涉及三维NAND闪存(快闪存储器)器件领域以及在此类器件中创建铜导线的方法。

技术介绍

[0002]3D
‑
NAND闪存由交替的导电金属层(字线，计数为8的倍数)和绝缘层的水平堆叠形成。导体/绝缘体堆叠在其整个高度上被几个垂直多晶硅半导体通道(漏极)穿透，以产生三维存储单元阵列，每个单元位于通道与字线的交叉点处。字线电连接至位线和源极线。位线与多晶硅漏极之间的接触通常由钨垫或钨线来提供。
[0003]金属接触件(contacts)的导电性和可靠性是在存储器中提供良好电子传输的非常重要的标准。然而，必须放置在铜线与钨触点线之间的铜扩散阻挡材料具有高阻性并阻挡部分电流，这降低了从字线至位线的信息传输速度，降低了从铜源线至字线的电力供应，并增加了电池消耗。
[0004]更准确地说，当前器件中钨与铜之间的铜扩散阻挡层具有许多缺点。所用的阻挡层材料例如氮化钽或氮化钛与铜的粘附性很差，因此通常在氮化物和铜之间插入钽或钛的薄层。另一方面，由于钽层是通过物理气相沉积(PVD)产生的，因此有必要在不破坏腔室内真空的情况下将其用铜种子层覆盖，以避免其氧化成具有高电阻的五氧化二钽。
[0005]因此，当前在3D
‑
NAND闪存中产生铜线的方法很复杂，因此希望提供一种实施起来简单得多的方法，其涉及在钨触点与铜触点之间的界面处沉积的材料更少，因此制造步骤较少。
[0006]还需要提供一种制造3D
‑
NAND闪存的方法，以降低两个金属层之间的电阻并且更容易实现。根据这种方法制造的3D
‑
NAND闪存的制造成本较低，运行速度更快，功耗更低。
[0007]最后，在现有技术中通过干法工艺例如在气相中沉积的阻挡层在整个覆盖表面上不具有均匀的厚度，其厚度在凹面或边缘上更高。因此，在多晶硅通道与铜位线之间放置钨触点的特定情况下，例如通过CVD在气相中沉积的一层氮化钽或氮化钛在填充了铜的凹槽的底部(准确地说在电流流动的位点处)会更厚。铜凹槽底部与壁之间的阻挡材料的厚度差异以及凹槽边缘处悬垂物的存在导致某些区域的电阻较低，影响器件的可靠性，并且电流流动区域的电阻增加。
[0008]为了解决这些问题，需要更薄、更导电且柔性的阻挡层以使沟槽填充空间最大化、降低电流流动区域中的电阻并增加3D
‑
NAND闪存的可靠性。
[0009]本专利技术通过用保形的、更薄的且导电性更好的阻挡层至少部分地替代现有技术中使用的具有高电阻且厚度不均匀的阻挡材料来满足这些不同的需要。
[0010]本专利技术还提供了一种方法，其中在单一一个填充步骤中将铜扩散阻挡材料和铜沉积在凹槽中以产生铜位线。
[0011]最后，本专利技术使得有可能基本上在绝缘部分上(通常在二氧化硅中)有选择地形成铜扩散阻挡层，而以较小的程度在铜与金属接触件之间的界面上形成铜扩散阻挡层，从而
显著降低在这两个金属层之间的电阻，并由此显著降低在铜位线与将其连接到3D
‑
NAND闪存的多晶硅通道的接触件之间的电阻。

技术实现思路

[0012]本专利技术通过提出一种制造3D
‑
NAND闪存的方法来满足这些不同的需求，其中铜扩散阻挡层可以在湿法工艺步骤中沉积在绝缘表面上，而不是像现有技术那样在干法工艺中沉积。本专利技术的方法使得可以在铜的电沉积步骤期间将掺杂金属前体沉积到铜扩散阻挡层以形成字线。该步骤使用含有铜离子和阻挡材料掺杂金属前体离子的电解质。
[0013]本说明书中的干法工艺可以是从由原子层沉积(ALD)、物理气相沉积(PVD)和化学气相沉积(CVD)构成的群组中选出的工艺。
[0014]本专利技术提供了一种方法，包括电沉积铜与选自锰和锌的掺杂金属的合金的第一步骤，然后是对合金进行退火以使其分层从而形成铜的第一层和包含该掺杂金属和/或其氧化物的第二层的第二步骤。
附图说明
[0015]图1显示了包含基于氮化钽或氮化钛的阻挡材料的现有技术3D
‑
NAND闪存的立体图。
[0016]图2A至图2D显示了根据现有技术制造3D
‑
NAND闪存的铜位线的工艺步骤。
[0017]图3A至图3C显示了根据本专利技术以“填充”模式制造3D
‑
NAND闪存的方法。
[0018]图4A至图4D显示了根据本专利技术在“过载”模式下制造3D
‑
NAND闪存的方法。
具体实施方式
[0019]因此，本专利技术的方法是一种制造3D
‑
NAND闪存的方法，所述方法包括电沉积铜和选自锰和锌的掺杂金属的合金的第一步骤，所述第一电沉积步骤为使金属层的第一表面与包含铜(II)离子和掺杂金属离子的电解质接触，然后将所述第一表面极化，持续足以使铜
‑
掺杂金属合金覆盖它的时间，所述第一电沉积步骤之后是对合金进行退火以使其分层从而形成铜的第一层和包含掺杂金属和/或其氧化物的第二层的第二步骤。
[0020]特别而言，第一铜层用于形成3D
‑
NAND闪存的铜位线。
[0021]有利的是，含有铜(II)离子和掺杂金属离子的电解质的pH值在6.0至10.0之间，而用于形成铜位线的含有铜(II)离子的现有技术的电解的pH值则低得多。
[0022]如本文所用，“电沉积”应理解为意指其中基底以电的方式极化并与含有金属前体的液体接触以将金属沉积在基底表面上的任何工艺。电沉积是通过在含有金属离子的电解质中，在阳极和构成阴极的待涂布基底之间通电来进行的。
[0023]根据一种实施方案，铜
‑
锰合金或铜
‑
锌合金沉积在导电金属层的表面上，所述导电层覆盖优选为无机氧化物的介电材料。然后对该合金进行热处理以将铜与掺杂金属分离以获得实质上包含锰、锌和/或其氧化物的第二层和实质上包含铜的第一层。
[0024]“实质上包含铜的层”是指包含小于1质量％的杂质的铜沉积物，该杂质包括除铜之外的任何元素。
[0025]“实质上包含锰、锌和/或其氧化物的层”是指包含小于1质量％的杂质的沉积物，
该杂质包括除了锰、锌和/或其氧化物之外的任何化合物。
[0026]在合金退火期间，合金分层以形成实质上包含锰、锌和/或其氧化物的薄层，以及一层铜。然后可以将该薄层插入到铜层与介电材料的表面之间。当介电材料是无机氧化物时，掺杂金属的原子可能与存在于介电质中的氧原子形成氧化物并产生具有铜扩散阻挡特性的层，所述层包含例如氧化锰(MnO)或氧化锌(ZnO)。
[0027]在合金退火之后形成的铜沉积物中的杂质浓度有利地可以小于1质量％。此外，根据本专利技术的方法制造的实质上包含锰、锌和/或其氧化物的层具有保形的优点(它们在其整个表面上的厚度变化优选小于或等于10％)。它们也非常薄，例如其范围为0.1nm至3nm。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种制造3D
‑
NAND闪存的方法，所述方法包括电沉积铜与选自锰和锌的掺杂金属的合金的第一步骤，所述第一电沉积步骤为使金属层(101、400)的第一表面(101a)与包含铜(II)离子和掺杂金属离子的电解质接触，然后将所述第一表面极化，持续足以使铜
‑
掺杂金属合金(200、201)覆盖它的时间，所述第一电沉积步骤之后是对合金进行退火以使其分层从而形成铜的第一层(110、111)和包含该掺杂金属和/或其氧化物的第二层(300、301)的第二步骤。2.根据权利要求1所述的方法，其特征在于，该铜的第一层(110、111)用于形成3D
‑
NAND闪存的铜位线。3.根据权利要求1所述的方法，其特征在于，包含铜(II)离子和掺杂金属离子的电解质的pH值在6.0至10.0之间。4.根据权利要求1或2所述的方法，其特征在于，该金属层(101、400)包括第二表面，该第二表面与包括绝缘区域(70a、70b)和导电区域(50a)这两者的混合表面接触，所述绝缘区域(70a，70b)由介电材料制成，而所述导电区域(50a)由选自钨、钼、钴和钌的触点金属制成，所述触点金属用于连接3D
‑
NAND闪存的铜位线(40)和多晶硅通道(30)。5.根据权利要求4所述的方法，其特征在于，在对合金进行退火的第二步骤期间，掺杂金属迁移至该混合表面，并且包含该掺杂金属和/或其氧化物的该第二层(300、301)至少覆盖该混合表面的该绝缘区域(70a、70b)。6.根据权利要求5所述的方法，其特征在于，该第二层(300、3...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：麦克德米德乐思公司，
类型：发明
国别省市：