时域下互连线电路的寄生RC参数的便捷降阶方法技术

本发明专利技术公开了一种时域下互连线电路的寄生RC参数的便捷降阶方法，包括：步骤1，获取寄生RC参数网表，遍历网表中的所有节点，并保存每个节点上连接的器件信息；步骤2，根据每个节点所连接的器件信息，将节点分为纯电容节点、纯电阻节点以及混合节点；步骤3，对纯电容节点和纯电阻节点，进行星角等效变换，得到等效变换后的混合节点，并更新等效变换后的混合节点上连接的器件信息，nconn为所消去的节点连接的支路数；步骤4，计算每个混合节点的时间常数；步骤5，按照时间常数从小到大的顺序依次消去对应节点，得到降阶后的寄生RC参数网表。本发明专利技术可以得到更好的降阶效果，同时也提高了现有的TICER算法的精度。有的TICER算法的精度。有的TICER算法的精度。

【技术实现步骤摘要】
时域下互连线电路的寄生RC参数的便捷降阶方法


[0001]本专利技术涉及集成电路的
，尤其涉及一种时域下互连线电路的寄生RC参数的便捷降阶方法，具体涉及加快互连线电路后端仿真的模型降阶方法。

技术介绍

[0002]随着集成电路的不断发展，特征尺寸(CD，critical dimension)早已迈入纳米级，一块芯片上的晶体管已经数百亿计，工作频率也在不断提升，互连线寄生效应带来的时延对电路性能的影响已经超过了晶体管本身，成为了影响电路性能的主要因素。互联寄生效应指的是电容、电感、和电导这几个参数主要和工艺尺寸、工艺布线相关,并且两根互连线靠的比较接近时会互相影响,产生相应的寄生电容或者电感,并且会对电路的性能产生影响。
[0003]目前EDA流程中的关键一步是能够准确高效地处理互连线带来的影响，并对其进行定量分析。
[0004]为了解决上述问题，模型降阶理论被提出，并逐渐成为了EDA中解决大规模RC网络主要手段。模型降阶技术已广泛应用于集成电路的建模、仿真和分析的方方面面，但对电路仿分析中遇到的大规模、多端口RC网络的降阶仍是一个难点问题。
[0005]传统的模型降阶方法包括时域模型降阶法和频域模型降阶法两种。在互连线模型降阶中最为成熟的频域模型降阶方法基于矩匹配的思想，通过匹配若干个降阶系统和原始系统传递函数的Taylor展开系数(矩)来实现模型降阶。矩匹配就是以低阶的有理多项式函数来逼近高阶函数，并保证两者传递函数泰勒展开一定的匹配精度，矩指的是传递函数的泰勒展开系数。目前应用比较广泛的是基于Krylov子空间投影的矩匹配模型降阶方法。Krylov子空间投影法能够通过投影保证矩匹配，所以被叫做“隐式”方法。PRIMA方法也是Krylov子空间降阶方法，它借助合同变换来保持原系统的无源性。相对于PRIMA方法，SPRIM方法能够保持原系统的块结构。
[0006]与此同时，为了提高降阶系统在时域的逼近精度，在时域下进行降阶的时域模型降阶方法近年来也被提出。这些时域模型降阶方法在时域利用正交基函数对系统状态变量展开，求得展开系数矩阵后，利用展开系统矩阵构造投影矩阵，进而对时域系统矩阵进行降阶。
[0007]在有的文献中，提出了切比雪夫多项式展开方法及一般正交多项式展开方法。与频域的降阶方法相比，在得到相同规模的降阶系统时，切比雪夫法有更高的效率和精度。
[0008]有的文献提出了基于小波配置的时域模型降阶方法，进一步提高了时域模型降阶方法的效率和精度。但这些时域模型降阶方法在求解正交多项式展开系统时复杂度过高，难以对大规模系统进行模型降阶。
[0009]有的文献提出的TICER降阶算法是在时域下适用于大规模RC网络模型降阶的算法，它的核心思想是根据实际情况的需要，以节点的时间常数为标准，将节点分类，然后将不符合要求的节点消去。然而，TICER降阶算法给出的降阶计算公式没有考虑到纯C网络的
降阶方式，对于节点消去的顺序也没有给出一个较好的方案，因而降阶效果并不理想。

技术实现思路

[0010]为了解决现有技术中TICER降阶算法降阶效果不佳的技术问题，本专利技术提出了一种时域下互连线电路的寄生RC参数的便捷降阶方法。
[0011]本专利技术提出的时域下互连线电路的寄生RC参数的便捷降阶方法，包括：
[0012]步骤1，获取寄生RC参数网表，遍历所述寄生RC参数网表中的所有节点，并保存每个节点上连接的器件信息；
[0013]步骤2，根据每个节点所连接的器件信息，将节点分为纯电容节点、纯电阻节点以及混合节点；
[0014]步骤3，对纯电容节点和纯电阻节点，进行星角等效变换，消去节点的个数k＝nconn
‑
2，得到等效变换后的混合节点，并更新等效变换后的混合节点上连接的器件信息，nconn为所消去的节点连接的支路数；
[0015]步骤4，计算每个混合节点的时间常数；
[0016]步骤5，按照时间常数从小到大的顺序采用TICER降阶算法依次消去对应节点，得到降阶后的寄生RC参数网表。
[0017]进一步，所述器件信息包含该节点所连接的器件的数量，器件的类型，器件的数值。
[0018]进一步，所述步骤3中纯电容节点进行星角等效变换以后所更新的混合节点上连接的器件的数值通过公式计算得到。
[0019]本专利技术与现有技术相比，具有以下优势：
[0020]1.本专利技术能够降低算法计算复杂度。
[0021]通过先提取纯电容节点以及纯电阻节点，对这两类节点进行了Y
‑
Δ等效变换。因此，后续进行TICER降阶算法时，降阶网络节点的规模已经有一定比例的降低，会显著降低后续算法的计算复杂度。
[0022]2.本专利技术能够提升降阶精度。
[0023]利用时间常数大小的排序的方法，将所有混合节点按照时间常数从小到大的顺序消去，使得降阶过程中对电路的精度影响最小，从而提升了算法整体精度。
附图说明
[0024]下面结合实施例和附图对本专利技术进行详细说明，其中：
[0025]图1是本专利技术的主要流程图；
[0026]图2是本专利技术一实施例的纯电阻节点星角等效变换示意图。
[0027]图3是本专利技术一实施例的纯电容节点的星角等效变换示意图。
[0028]图4是本专利技术另一实施例的纯电容节点的星角等效变换示意图。
具体实施方式
[0029]为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0030]由此，本说明书中所指出的一个特征将用于说明本专利技术的一个实施方式的其中一个特征，而不是暗示本专利技术的每个实施方式必须具有所说明的特征。此外，应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的系统设计，但是这些特征也可用于其他的未明确说明的组合。由此，除非另有说明，所说明的组合并非旨在限制。
[0031]如图1所示，本专利技术的时域下互连线电路的寄生RC参数的便捷降阶方法，主要包括以下步骤。
[0032]步骤1，获取寄生RC参数网表，并遍历寄生RC参数网表中的所有节点，将每个节点上连接的器件信息进行保存。
[0033]步骤2，根据每个节点所连接的器件信息，将节点分为纯电容节点、纯电阻节点以及混合节点。
[0034]步骤3，对纯电容节点和纯电阻节点，进行星角等效变换，消去节点的个数k＝nconn
‑
2，得到等效变换后的混合节点，并更新等效变换后的混合节点上连接的器件信息，nconn为所消去的节点连接的支路数。
[0035]步骤4，计算每个混合节点的时间常数。
[0036]步骤5，按照时间常数从小到大的顺序采用TICER降阶算法依次消去对应节点，得到降阶后的寄生RC参数网表。
[0037]本专利技术基于现有的TICE本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时域下互连线电路的寄生RC参数的便捷降阶方法，其特征在于，其包括步骤：步骤1，获取寄生RC参数网表，遍历所述寄生RC参数网表中的所有节点，并保存每个节点上连接的器件信息；步骤2，根据每个节点所连接的器件信息，将节点分为纯电容节点、纯电阻节点以及混合节点；步骤3，对纯电容节点和纯电阻节点，进行星角等效变换，消去节点的个数k＝nconn
‑
2，得到等效变换后的混合节点，并更新等效变换后的混合节点上连接的器件信息，nconn为所消去的节点连接的支...

【专利技术属性】
技术研发人员：王兴晟，袁正午，王奕琛，彭治梁，吴展鹏，金波，林杨飞，杨凡，
申请(专利权)人：深圳国微福芯技术有限公司，
类型：发明
国别省市：