芯片测试底板、系统及方法技术方案

本公开涉及一种芯片测试底板、系统及方法，以减少芯片测试过程中由于电流激增导致的硬件损伤。芯片测试底板包括：第一电源接口，用于连接第一电源；第二电源接口，用于连接第二电源，所述第一电源的输出电压高于所述第二电源的输出电压；芯片连接位置，用于放置被测芯片，以形成所述第一电源与所述被测芯片之间的第一测试回路以及所述第二电源与所述被测芯片之间的第二测试回路；第一回路选择模块，设置在所述第一测试回路中，用于导通或关断所述第一测试回路。第一测试回路。第一测试回路。

【技术实现步骤摘要】
芯片测试底板、系统及方法


[0001]本公开涉及芯片测试电路，具体地，涉及一种芯片测试底板、系统及方法。

技术介绍

[0002]在进行芯片测试时，因芯片的硬件故障或者芯片的制造缺陷，使得测试电路的电源直接接地而发生短路。而测试电路发生短路，轻则会导致芯片测试结果无效或被测芯片损坏，重则导致测试电路中的测试硬件损坏或测试设备损伤。

技术实现思路

[0003]本公开的目的是提供一种芯片测试底板、系统及方法，以减少芯片测试过程中由于电流激增导致的硬件损伤。
[0004]为了实现上述目的，第一方面，本公开提供一种芯片测试底板，包括：
[0005]第一电源接口，用于连接第一电源；
[0006]第二电源接口，用于连接第二电源，所述第一电源的输出电压高于所述第二电源的输出电压；
[0007]芯片连接位置，用于放置被测芯片，以形成所述第一电源与所述被测芯片之间的第一测试回路以及所述第二电源与所述被测芯片之间的第二测试回路；
[0008]第一回路选择模块，设置在所述第一测试回路中，用于导通或关断所述第一测试回路。
[0009]可选地，所述第一电源接口以及所述第二电源接口并联，使得所述第一电源接口连接所述第一电源且所述第二电源接口连接所述第二电源的情况下，所述第一电源与所述第二电源并联。
[0010]可选地，还包括：
[0011]第二回路选择模块，设置在所述第二测试回路中，用于导通或关断所述第二测试回路。
[0012]可选地，所述第一回路选择模块为所述第一电源，所述第一电源为受控电源，所述第二回路选择模块为继电器开关。
[0013]可选地，所述第一回路选择模块为继电器开关，所述第二回路选择模块为所述第二电源，所述第二电源为受控电源。
[0014]可选地，所述第一回路选择模块和所述第二回路选择模块均为继电器开关。
[0015]可选地，所述第一回路选择模块为所述第一电源，所述第二回路选择模块为所述第二电源，所述第一电源和所述第二电源均为受控电源。
[0016]可选地，还包括电流表，所述电流表外接在所述第二测试回路，用于测量所述第二测试回路的电流。
[0017]第二方面，本公开提供一种芯片测试系统，所述芯片测试系统包括第一方面所述的芯片测试底板、所述第一电源以及所述第二电源。
[0018]可选地，所述第一回路选择模块为所述第一电源，所述第一电源为受控电源，所述芯片测试系统还包括：
[0019]测试控制器，所述测试控制器与所述受控电源通信连接，以控制所述受控电源的通电或断电。
[0020]第三方面，本公开提供一种芯片测试方法，所述方法应用于第二方面所述的芯片测试系统，所述方法包括：
[0021]通过所述第二测试回路对所述被测芯片进行测试；
[0022]在所述被测芯片通过所述第二测试回路的测试的情况下，通过所述第一测试回路对所述被测芯片进行测试。
[0023]通过上述技术方案，第一电源可以与被测芯片形成第一测试回路，第二电源可以与被测芯片形成第二测试回路，并且第一回路选择模块设置在第一测试回路，当第一回路选择模块导通时，通过第一电源为芯片测试底板供电，满足被测芯片正常测试的供电需求。当第一回路选择模块关断时，通过第二电源为芯片测试底板供电，从而通过第二测试回路对被测芯片进行短路测试。并且第二电源的输出电压低于第一电源的输出电压，从而可以在短路测试时提供较低的电压和安全范围内的电流输出能力，减少短路测试过程中由于电流激增导致的硬件损伤。
[0024]本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0025]附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
[0026]图1是现有的一种芯片测试电路。
[0027]图2是现有的一种芯片测试电路中的电流折线图。
[0028]图3是根据本公开示例性实施例示出的一种芯片测试底板的示意图。
[0029]图4是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
[0030]图5是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
[0031]图6是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
[0032]图7是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
[0033]图8是根据本公开示例性实施例示出的一种芯片测试底板的另一示意图。
[0034]图9是根据本公开示例性实施例示出的一种芯片测试方法的流程图。
[0035]附图标记说明
[0036]10第一电源接口、20第二电源接口、30芯片连接位置
[0037]40第一回路选择模块、50第二回路选择模块
具体实施方式
[0038]以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
[0039]需要说明的是，本公开中所有获取信号、信息或数据的动作都是在遵照所在地国家相应的数据保护法规政策的前提下，并获得由相应装置所有者给予授权的情况下进行
的。
[0040]在进行芯片测试时，因芯片的硬件故障或者芯片的制造缺陷，使得测试电路的电源直接接地而发生短路。而测试电路发生短路，轻则会导致芯片测试结果无效或被测芯片损坏，重则导致测试电路中的测试硬件损坏或测试设备损伤。为了将测试电路发生短路带来的损失控制在最小范围，可以控制测试电路的电源类型，使得电源输出一个较小的电压，从而筛除不合格的芯片。比如，参照图1，开关闭合导通测试电路，测试电路中的电源输出较小的电压，电流表获取测试电路的当前电流，根据测试电路的当前电流筛除不合格的芯片。
[0041]但随着芯片规模的增大，其功耗随之增高，测试电路的电源无法满足芯片正常测试的供电需求。因此，目前在芯片测试时，通常使用输出电压较大的电源。但是，测试电路中电源输出的电压过大，测试电路中电流钳位机制(Clamp)的生效响应时间过长，会导致测试电路发生短路时，测试电路中的电流在被测芯片短路至电流钳位机制没有生效的时间段内飞速激增，该激增电流可达到几十安培至几百安培，直至电流钳位机制生效。
[0042]比如，参见图2，在对芯片进行CP(Chip Probe，芯片探针)测试的过程中，被测芯片发生电源短路时，测试电路中的电流会瞬间激增到180A左右，此时被测芯片的电流板卡已经触发功率瓶颈，约4ms后电流钳位机制才会生效，在被测芯片发生短路到电流钳位机制生效的期间，激增后的电流使被测芯片中探针卡针尖短时间内产生大量焦耳热，导致探针卡针尖熔断或者探针卡上的整根针产生不可逆形变，从而使得探针卡针头无法再和芯片接触或探针卡中的探针之间发生短路，即产生硬件损伤。而被测芯片发生短路是因为芯片制造缺陷导致的，客观上无法避本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试底板，其特征在于，包括：第一电源接口，用于连接第一电源；第二电源接口，用于连接第二电源，所述第一电源的输出电压高于所述第二电源的输出电压；芯片连接位置，用于放置被测芯片，以形成所述第一电源与所述被测芯片之间的第一测试回路以及所述第二电源与所述被测芯片之间的第二测试回路；第一回路选择模块，设置在所述第一测试回路中，用于导通或关断所述第一测试回路。2.根据权利要求1所述的芯片测试底板，其特征在于，所述第一电源接口以及所述第二电源接口并联，使得所述第一电源接口连接所述第一电源且所述第二电源接口连接所述第二电源的情况下，所述第一电源与所述第二电源并联。3.根据权利要求2所述的芯片测试底板，其特征在于，还包括：第二回路选择模块，设置在所述第二测试回路中，用于导通或关断所述第二测试回路。4.根据权利要求3所述的芯片测试底板，其特征在于，所述第一回路选择模块为所述第一电源，所述第一电源为受控电源，所述第二回路选择模块为继电器开关。5.根据权利要求3所述的芯片测试底板，其特征在于，所述第一回路选择模块为继电器开关，所述第二回路选择模块为所述第二电源，所述第二电源为受控电源。6.根据权利要求3所述的芯片测试...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：摩尔线程智能科技北京有限责任公司，
类型：发明
国别省市：